多层电气组件制造技术

本发明专利技术给出了一种多层电气组件，所述多层电气组件具有一个带有至少两个外电极（２、２′）的基体（１）。该多层电气组件具有至少一个第一内电极（３）和第二内电极（４），所述内电极电导式地各与一个外电极（２、２′）相连。该多层电气组件具有至少一个陶瓷的压敏电阻层（５），所述压敏电阻层（５）至少包括第一内电极（３）。该多层电气组件具有至少一个电介质层（６），所述电介质层（６）设置在至少一个压敏电阻层（５）和第二内电极（４）之间。电介质层（６）具有至少一个开口（８），所述开口（８）用气态的介质填充。

【技术实现步骤摘要】
【国外来华专利技术】
由文献DE 102004058410A1已知一种具有保护元件的多层电气组件。专利技术目的本专利技术待解决的目的是给出一种多层电气组件，所述多层电气组件包括具有低击穿电压和低ESD端电压的ESD保护元件。该目的通过根据权利要求1所述的多层电气组件实现。多层电气组件的有利拓展方案是从属权利要求的主题。本专利技术给出了一种多层电气组件，所述多层电气组件具有带有至少两个外电极的基体。外电极优选至少设置在多层电气组件的侧面上。该多层电气组件具有至少一个第一内电极和至少一个第二内电极，所述内电极在实施例中能够电导式地各与一个外电极相连。该多层电气组件具有至少一个陶瓷的压敏电阻层，所述压敏电阻层至少包括第一内电极。第一内电极和第二内电极能够直接或经由在基体上的通孔与外电极相连。该多层电气组件具有至少一个电介质层，所述电介质层设置在至少一个压敏电阻层和第二内电极之间并且邻接到所述压敏电阻层上。多层电气组件的电介质层具有至少一个开口。该开口能够构成为穿孔，构成为凹处或者构成为空穴或空腔。电介质层的开口优选用气态的介质填充并且在实施例中邻接到压敏电阻层上。 在一种实施方式中，用来填充电介质层中的开口的所述气态的介质是空气。在另一种实施方式中，电介质层的开口也能够用另一种气体或混合气体填充。开口尤其是用惰性气体填充。在多层电气组件的一种实施方式中，所述电介质层包括一种多孔的材料。该多孔的材料包括开口或者凹槽或部分或者完全封闭的空腔，它们用气态的介质填充。在一种实施方式中，在电介质层和第二内电极之间设置至少一个另外的层。另外的层优选这样构成，使得所述另外的层包括第二内电极。在多层电气组件的一种实施方式中，所述外电极至少部分地到达基体的上侧和/ 或下侧上。在多层电气组件的一种实施方式中规定，所述第二内电极由多层电气组件的一个外电极的部分区域构成。外电极的具有到多层电气组件的本体的直接接触的部分区域优选接管第二内电极的功能。在多层电气组件的一种实施方式中，第三内电极设置在本体中。第三内电极在一种实施方式中制成为浮动的内电极。第三内电极优选与多层电气组件的外电极间隔开并且不具有到多层电气组件的一个或多个外电极的电接触。在多层电气组件的一种实施方式中，第一内电极和第二内电极至少部分地重叠。在另一种实施方式中，内电极这样构成，使得它们优选未相互重叠。 在另一种实施方式中，第一内电极和/或第二内电极至少部分地与第三内电极重叠。在另一种实施方式中，第一内电极和第二内电极未与第三内电极重叠。 在一种实施方式中，第三内电极设置在电介质层和多层电气组件的第一内电极或第二内电极其中之一之间。在一种实施方式中，多层电气组件具有至少一个覆盖封包(Deckpaket)。在一种实施方式中，所述覆盖封包包括至少一个电介质层。在一种实施方式中，多层电气组件的至少一个覆盖封包和/或电介质层包括一样的材料，所述电介质层具有至少一个开口。在另一种实施方式中也可能的是，至少一个覆盖封包和电介质层包括不同的材料。优选将氧化锆(&0)和/或氧化锆_玻璃复合物、氧化铝(AlOx)和/或氧化铝_玻璃复合物、氧化锰(MnO)和/或氧化锰-玻璃复合物用于电介质层。然而，电介质层也能够包括另外的材料。在多层电气组件的一种实施方式中，所述基体具有单个或多个通孔，即所谓的 Via，多层电气组件的第一和/或第二内电极经由所述通孔与多层电气组件的外接触部相连。第三内电极作为浮动的内电极优选未经由通孔与多层电气组件的外接触部相连。在一种实施方式中，多层电气组件的外接触部构成为阵列(串联布置或矩阵布置)。在这里，基板栅格阵列(LGA)或球栅阵列(BGA)特别适合。在多层电气组件经由阵列(LGA、BGA)接触的情况下，至少多层电气组件的第一内电极和第二内电极优选经由通孔与多层电气组件的外接触部相连。在多层电气组件的一种实施方式中，包括至少一个开口的电介质层这样构成，使得它与至少一个相邻的包括至少一个第一内电极的压敏电阻层和一个另外的重叠内电极构成ESD充电间隙(火花间隙(Spark-Gap))。在一种优选实施方式中，多层电气组件具有带有集成的气体放电保护元件的压敏电阻的功能。该压敏电阻优选具有小于IpF的电容。一个如之前所述的多层电气组件特别通过与压敏电阻电容串联的带有开口的电介质层的小电容的布置具有降低的构件总电容。相对于传统的多层组件，多层电气组件的端电压通过电介质层仅很小地提高。所给出的ESD保护元件的端电压基本上取决于内电极层的距离、以及在电介质层中的开口的实施。通过如之前所述的多层电气组件的设计，因此在很小的电容情况下达到低的端电压。通过多层电气组件的至少两个内电极之间的附加的、含有开口的电介质层，明显降低了多层电气组件的总电容。根据以下附图和实施例详细阐述上述主题。附图说明以下所述附图不能理解为按照比例的。而是，附图能够以局部式放大地、缩小地或者也变形地示出。彼此相同或接管相同的功能的元件用相同的参考标记表示。其中 图1示出了多层电气组件的第一种实施方式；图2示出了多层电气组件的另一种实施方式；图3示出了多层电气组件的另一种变型；图4示出了多层电气组件的另一种实施方式，在所述另一种实施方式中，在电介质层中的开口设置在第三内电极和外接触部之间；图5示出了多层电气组件的另一种实施例的示意结构，在所述实施例中，电介质层设置在两个压敏电阻层之间，所述压敏电阻层分别包括一个内电极；图6示出了多层电气组件的另一种实施方式，其中，外接触部制成为球栅阵列；图7示出了多层电气组件的另一种实施方式，其中，所述内电极未重叠。具体实施例方式在图1中示出了多层电气组件的第一种实施方式，所述多层电气组件包括基体1。 在基体1的侧面上设置有外电极2、2'，所述外电极2、2'与位于基体内部的内电极3、4导电地相连。该基体1具有压敏电阻层5，所述压敏电阻层5包括第一内电极3。第一内电极 3是大部分地、也就是说直到外电极2、2'的连接端上被压敏电阻层5包围。该多层电气组件具有另外的层7，所述另外的层7在示出的实施方式中制成为覆盖玻璃(Abdeckglas) 12。在另外的层7和压敏电阻层5之间设置有电介质层6，所述电介质层6包括开口 8。 在电介质层6和另外的层7之间的界面处设置有第二内电极4。第一 3和第二 4内电极的自由端重叠。在电介质层6上的开口8优选用气态的介质填充。多层电气组件的基体1在覆盖封包9和另外的层7的厚度方向上是封闭的，所述另外的层7制成为覆盖玻璃12。覆盖封包9包括至少一个电介质层。图2示出了多层电气组件的另一种实施方式。根据图2的多层电气组件的结构与在图1中的多层电气组件的结构类似，具有的区别是，多层电气组件的电介质层6由多孔的材料组成。电介质层6具有多个开口或者穿孔8、8'。第一电极3设置在压敏电阻层5和覆盖封包9之间的界面处。在电极表面的宽的区域中，第一 3和第二 4内电极的自由端重叠。在一种未示出的实施方式中，第一电极3然而也如在图1中示出的多层电气组件实施方式中一样大部分地被压敏电阻层5包围。图3示出了多层电气组件的另一实施方式。该多层电气组件包括基体1，在所述基体1上、在侧面上设置有外电极2、2'。该基体具有第一内电极3，所述内电极3设置在压敏电阻层5和覆盖封包本文档来自技高网...

【技术保护点】
１．多层电气组件，具有－带有两个外电极（２、２′）的基体（１）；－第一内电极（３）和第二内电极（４），所述内电极电导式地各与外电极（２、２′）相连；－至少一个陶瓷的压敏电阻层（５），所述压敏电阻层（５）包括所述第一内电极（３），以及－至少一个电介质层（６），所述电介质层（６）设置在所述压敏电阻层（５）和所述第二内电极（４）之间，其中－所述电介质层（６）邻接到所述压敏电阻层（５）上以及－所述电介质层（６）具有至少一个开口（８）。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：T·费希廷格，
申请(专利权)人：埃普科斯股份有限公司，
类型：发明
国别省市：DE