本发明专利技术涉及一种基于FPGA的SAR成像系统的二维加窗方法，包括：步骤A，传入输入输出板的SAR原始数据经主FPGA进行原始数据分发，同时，主FPGA控制协调N片从FPGA，其中N≥1；步骤B，并行的、配有存储器的N片从FPGA对分发后的数据进行处理，从FPGA完成二维加窗运算处理，在运算过程中从FPGA对相应运算后的数据进行二维加窗位置选择，实现二维加窗，本发明专利技术在使用了较少的FPGA资源情况下，提高了SAR图像方位向和距离向的峰值旁瓣比和积分旁瓣比，在保证图像分辨率的同时，使方位向和距离向的峰值旁瓣比和积分旁瓣比都达到一定指标要求。
【技术实现步骤摘要】
本专利技术涉及应用于合成孔径雷达(Synthetic Aperture Radar，简称SAR)实时成像技术，尤其涉及一种基于FPGA的SAR成像系统的二维加窗方法。
技术介绍
合成孔径雷达(SAR)是一种全天候、全天时、远距离和高分辨成像的微波侧视成像雷达。但是SAR成像具有算法复杂、运算量大和数据量大的特点，这就对实时SAR成像系统的存储容量、数据吞吐率和运算能力都提出了较高的要求，目前，随着微电子技术和半导体技术的发展，尤其超大规模集成电路(VLSI)工艺技术的飞速发展，SAR成像信号处理实时性问题的研究获得了很大的发展。目前对于SAR的实时处理的实现方案主要有以下3种1.基于通用计算机的SAR成像处理系统通用计算机系统包括微机和工作站，也包括大型并行处理系统。一般而言，只有工作站和大型并行处理系统能够满足SAR实时成像对计算能力的要求。例如专利(专利号 CN101441271A)就是说明的基于Graphic Processing Unit(GPU)的SAR实时成像处理设备，该设备就是一台可以进行SAR成像的工作站。但是工作站和大型并行处理系统，由于其体积庞大，结构复杂，无法将其应用到机载或星载的工作条件下，所以只能工作在“脱机”环境下。2.基于DSP芯片的SAR成像处理系统大多SAR成像处理系统都是基于Digital signal Processing(DSP)为核心运算单元实现的。因为DSP采用软件编程、处理器顺序取指令执行的工作方式，并且拥有完善易用的集成开发环境，程序的开发调试均十分方便，非常适合这些对灵活性要求较高的数据处理场合。尽管DSP拥有开发相对容易，控制灵活，也能满足成像要求等优点，但是DSP无法在航天等特殊环境下使用，所以这限制了 DSP在SAR成像中的应用。3.基于FPGA的SAR成像处理系统近年来，现场可编程逻辑阵列(FPGA)发展迅速，功能日趋完善。现在的FPGA芯片内集成了大量的信号处理板，使之很适合于乘法和累加(MAC)等重复性的数字信号处理任务。同时，已有许多FPGA可以满足航天等特殊环境下的使用。所以越来越多的工程师采用 FPGA来开发SAR成像处理系统。现有的许多基于FPGA的SAR成像系统主要有以下3种实现方式第一种方式采用单个FPGA芯片完成SAR图像成像，但是只能处理比较小的图像块； 第二种方式采用一片主控FPGA完成通路控制、存储器的控制以及输入输出功能和采用2-3 片FPGA作为协处理器专用于实现FFT ；第三种方式采用多片FPGA依次完成成像算法中不同的处理过程。后两种方式可以成出一帧比较大的图像。但是这三种方式都存在的问题就是没有能够提出多片FPGA并行处理的系统结构、数据分布式存储、以及针对多种SAR工作模式数据处理的方案，让实时SAR成像系统的实时处理能力能够应对分辨率提高、测绘带增加，数据量增大、以及工作模式增加等新的技术要求。同时为提高SAR图像质量指标，关于多FPGA并行处理的多模式二维加窗的方法也未见详细的报道说明。
技术实现思路
本专利技术所要解决的问题在于提出了一种基于FPGA的SAR成像系统的二维加窗方法。所述二维加窗方法是在方位向和距离向的加窗方法。该加窗方法不仅可以应用在常规的单发单收SAR成像系统中，还适用于与分离相位中心方位多波束(DPCMAB)的SAR成像系统中。DPCMAB是一种实现高分辨率和宽测绘带的有效途径，在数据预处理时，通过块自适应相位补偿方法完成因方位向非均勻采样和波束传播路径误差引起的相位误差补偿后，本专利技术同样适用，并可以达到相应的技术指标要求，因此本专利技术能够有效地提高SAR成像系统的图像处理能力和图像质量。本专利技术所提出的SAR成像处理系统由输入输出板、成像信号处理板、底板和带电源的定制机箱等组成。该系统整体框架如图1所示底板作为输入输出板和成像信号处理板的通信平台；输入输出板负责数据的分发以及预处理工作；SAR成像算法的处理过程全部在成像信号处理板上完成。一种基于FPGA的SAR成像系统的二维加窗方法，其特征在于，包括步骤A，传入输入输出板的SAR原始数据经主FPGA进行原始数据分发，同时，主 FPGA控制协调N片从FPGA，其中N彡1 ；步骤B，并行的、配有存储器的N片从FPGA对分发后的数据进行处理，从FPGA完成二维加窗运算处理，在运算过程中从FPGA对相应运算后的数据进行二维加窗位置选择，实现二维加窗。所述基于FPGA的SAR成像系统的二维加窗方法，其特征在于，该加窗方法至少用于常规单发单收SAR成像系统中，还用于分离相位中心方位多波束的SAR成像系统中。所述基于FPGA的SAR成像系统的二维加窗方法，其特征在于，步骤B中包括步骤Bi，方位向采用FFT运算；步骤B2，距离向采用FFT、IFFT运算；步骤B3，方位向采用IFFT运算。所述基于FPGA的SAR成像系统的二维加窗方法，其特征在于，步骤Bl中，方位向 FFT运算采用下列步骤步骤B11，主FPGA将每相邻的方位向数据线分给并行的每片从FPGA，进行方位向 FFT运算；步骤B12，经过FFT运算后的数据，保存到每片从FPGA对应的存储器中。所述基于FPGA的SAR成像系统的二维加窗方法，其特征在于，步骤B2中，距离向 FFT、IFFT运算采用下列步骤步骤B21，N片从FPGA在存储器中将经过方位向FFT运算后的数据按距离向读出距离向数据线的数据，然后把该数据发送到主FPGA进行数据交换，主FPGA将交换后的数据按照相邻的距离向数据线分给并行的从FPGA进行距离向处理，完成了第一次转角存储变换；步骤B22，从FPGA得到的该数据进行Chirp baling因子补偿，然后进行距离向FFT运算；步骤B23，运算后的数据进行距离向相位因子补偿；步骤B24，补偿后的数据再进行距离向IFFT运算，然后将IFFT运算后的数据进行方位向相位因子补偿；步骤B25，各从FPGA将经过Chirp Scaling因子补偿、距离向相位因子补偿、方位向相位因子补偿处理后的距离向数据线数据传回主FPGA进行数据交换，主FPGA将交换后的数据按照每相邻的方位向数据线依次分发给并行的N片从FPGA，各从FPGA收到数据后， 将数据存回其对应的存储器中以便进行后续的方位向IFFT运算，经过主FPGA的数据交换后，每条方位向数据线数据都存储在一个从FPGA的存储器内，这样完成了第二次转角存储变换。所述基于FPGA的SAR成像系统的二维加窗方法，其特征在于，步骤B3中，方位向 IFFT运算采用下列步骤步骤B31，完成第二次转角存储变换后，每个从FPGA在各自对应的存储器中每次读出一条方位向数据线数据，进行方位向IFFT运算，运算后的数据再存放到各自存储器中；步骤B32，N片从FPGA并行完成上述处理后，在主FPGA的命令控制下依次将分布在各从FPGA对应存储器中的数据发送给主FPGA，主FPGA将按照图像的行列顺序将处理后的数据传送给输入输出板。所述基于FPGA的SAR成像系统的二维加窗方法，其特征在于，包括距离向加窗是在距离向FFT、IFFT运算过程中，即在第一次转角存储变换和第二次转角存储变换之间，每个从FPGA对应的存储器中只有整幅图像每条方位向数据线1/N的数据。所述本文档来自技高网...
【技术保护点】
１．一种基于ＦＰＧＡ的ＳＡＲ成像系统的二维加窗方法，其特征在于，包括：步骤Ａ，传入输入输出板的ＳＡＲ原始数据经主ＦＰＧＡ进行原始数据分发，同时，主ＦＰＧＡ控制协调Ｎ片从ＦＰＧＡ，其中Ｎ≥１；步骤Ｂ，并行的、配有存储器的Ｎ片从ＦＰＧＡ对分发后的数据进行处理，从ＦＰＧＡ完成二维加窗运算处理，在运算过程中从ＦＰＧＡ对相应运算后的数据进行二维加窗位置选择，实现二维加窗。
【技术特征摘要】
【专利技术属性】
技术研发人员：葛成东，姚萍，王贞松，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。