【技术实现步骤摘要】
本专利技术涉及存内计算加速器体系结构及设计方法，具体来说涉及基于忆阻器实现不同通用逻辑计算的硬件加速领域，更具体地说，涉及一种异构的存内计算加速器及其设计方法。
技术介绍
1、传统冯诺依曼架构在处理计算任务时需要频繁的进行存储和计算单元之间的数据搬移，从而产生大量的性能损耗，这种被称作“存储墙”问题。
2、基于忆阻器的存内计算架构被看作是解决存储墙问题的有效方式。这种架构将存储单元和计算单元结合在一起，提高了数据存取的速度和能效，其中大多数加速器设计都着眼于使用基于忆阻器的交叉阵列进行神经网络常用的“乘加”运算加速，而在常见计算任务中通用逻辑运算也占据大量比重。目前使用忆阻器存内计算架构进行通用逻辑运算加速的装置中，包括在忆阻器交叉阵列中运算的架构(即交叉阵列计算架构)，其架构如图1所示，该架构依靠忆阻器阻值随电压改变的电子特性，通过在忆阻器交叉阵列的两字线上施加相应的驱动电压，将对应的忆阻器电阻值作为输入，将另一列接地，并输出忆阻器阻值。但是，在交叉阵列计算架构中，其输入和输出在同一阵列中的不同位置时，每次执行逻辑运算都需...
【技术保护点】
1.一种异构的存内计算加速器，所述加速器用于加速逻辑运算，其特征在于，所述加速器包括由忆阻器交叉阵列构成的一种或者多种架构，其中，包括：
2.根据权利要求1所述的加速器，其特征在于，所述进位计算对齐单元由电阻、第一开关、由两个首尾相连的反相器组成的锁存器和第二开关依次连接构成，并按照以下方式设于阵列的字线上：
3.根据权利要求2所述的加速器，其特征在于，所述进位计算对齐单元按照以下方式实现进位传输对齐操作：
4.根据权利要求1-3之一所述的加速器，其特征在于，所述加速器还包括外围电路计算架构，该架构中设置有直接输入单元，所述直接输入...
【技术特征摘要】
1.一种异构的存内计算加速器，所述加速器用于加速逻辑运算，其特征在于，所述加速器包括由忆阻器交叉阵列构成的一种或者多种架构，其中，包括：
2.根据权利要求1所述的加速器，其特征在于，所述进位计算对齐单元由电阻、第一开关、由两个首尾相连的反相器组成的锁存器和第二开关依次连接构成，并按照以下方式设于阵列的字线上：
3.根据权利要求2所述的加速器，其特征在于，所述进位计算对齐单元按照以下方式实现进位传输对齐操作：
4.根据权利要求1-3之一所述的加速器，其特征在于，所述加速器还包括外围电路计算架构，该架构中设置有直接输入单元，所述直接输入单元由一个晶体管和一个传输门组成，并且所述传输门直接与阵列的位线相连，直接输入的电压施加在该单元的晶体管的门极上，阵列的字线驱动输入行，与流经阵列位线的输入一起传输至灵敏放大器中，进行逻辑运算，以使得所述外围电路计算架构实现电压-电阻的转换。
5.根据权利要求4所述的加速器，其特征在于，所述外围电路计算架构中还设置有进位加单元，所述进位加单元与处于位线上的锁存器相连，该单元用于实现进位的逐级传递、输出进位以及加法运算。
6.根据权利要求4所述的加速...
【专利技术属性】
技术研发人员：沈力博，陈晓明，韩银和，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。