本发明专利技术公开了一种半自对准双极晶体管，包括：在硅衬底中形成的埋层(即低阻集电极区)，在硅衬底和埋层上形成的外集电极区、本征集电极区、隔离区、集电极引出区；位于本征集电极区上方的本征基区，位于本征基区两侧的连接区，位于连接区外侧且设置于外集电极区和隔离区上方的重掺杂外基区，位于本征基区上方的多晶硅发射极区，位于连接区上方且设置于多晶硅发射极区两侧的兼作侧墙保护的连接区隔离介质膜，位于重掺杂外基区、多晶硅发射极区和集电极引出区上方的金属硅化物层，淀积在金属硅化物层和硅片上的介质层，在介质层中形成的接触孔。本发明专利技术还公开了一种半自对准双极晶体管的制造方法。本发明专利技术能使器件的各项性能同时达到最优。
【技术实现步骤摘要】
本专利技术涉及半导体集成电路领域，特别是涉及一种半自对准双极(Bipolar)晶体 管。本专利技术还涉及所述晶体管的制造工艺方法。
技术介绍
在信息技术高速发展中，双极集成电路具有CMOS电路不可取代的优势而被设计 者们广泛使用。它的优势表现在双极集成电路速度高，跨导大，输出阻抗大，大电流特性好； 与传统CMOS工艺集成后的BiCMOS (双极-CMOS集成电路)工艺，更是被广泛使用在高速膨 胀的消费电子类产品以及无线通信产品的射频/中频部分中。基于IC(集成电路)快速发 展的不同需求，目前已开发的基于Si-Bipolar (硅-双极)，SiGe-Bipolar (硅锗-双极)， 以及相应与CMOS工艺兼容的BiCMOS工艺，已可以涵盖大部分的无线通信市场的需求，它的 应用频率范围可涵盖高至25GHz。传统的半自对准双极晶体管如图1所示，主要由本征集电极区3，本征基区6a和多 晶硅发射极区7组成，还包括连接区6b，非硅化物外基区6c，硅化物掺杂外基区6d，发射极 与基极连接区的隔离介质层9，发射极与基极的隔离侧墙8，寄生的电容电阻等其他部分。 这些区域的特征及尺寸不同程度的影响器件的性能。比如基区/集电极区/发射极区的 宽度以及掺杂浓度，发射极区内原位掺杂/注入杂质在热预算后与基区掺杂的杂质的实际 交汇面所形成的真正的EB结的位置，这些都是与放大倍数，击穿电压，截止频率等器件性 能直接相关的参数；寄生的电容电阻产生的滞后效应会降低器件的最高截止频率等。图1所示的基于现有的工艺所制备的半自对准双极晶体管存在以下问题由于不 同器件发射极窗口即本征基区6a的横向尺寸(假设为χ)大小不同，一定厚度的多晶硅发 射极层(假设其厚度为y)生长时，受隔离介质窗口高度(假设为ζ)的影响；对x<2y的器 件，发射极窗口上方有效的多晶硅发射极层厚度约为y+z，而对χ > 2y的器件，发射极窗口 正上方的有效多晶硅发射层厚度为y，而在靠近隔离侧墙8的多晶硅发射极层厚度为y+z， 整个器件的发射极窗口内厚度均一性差。为了优化器件EB结，提高器件RF(射频)性能， 多晶硅发射极层的形成通常是在掺杂或未掺杂的多晶硅上重掺杂注入形成。由于不同尺寸 器件发射极窗口多晶硅发射极层厚度不同，其器件性能最佳的EB结的位置所要求的注入 能量和剂量会存在差异。即在同样的发射极注入条件下，不同发射极窗口尺寸的器件并不 能同时达到器件性能的最优化。当一个发射极窗口尺寸的器件的性能得到满足时，其他发 射极窗口尺寸的器件可能工作在临界区。从而使得结合不同发射极窗口尺寸器件的电路产 品量产窗口小，量产风险高。
技术实现思路
本专利技术要解决的技术问题是提供一种半自对准双极晶体管，能使器件的各项性能 同时达到最优；为此，本专利技术还要提供一种所述半自对准双极晶体管的制造工艺方法。为解决上述技术问题，本专利技术的半自对准双极晶体管包括一硅片，该硅片包括在硅衬底中形成的埋层，在所述硅衬底和埋层上形成的集电极区，包括外集电极区和本征集电极区、隔离区、以及集电极引出区；所述集电极引出区与本征集电极区通过所述埋层实现 连接，将集电极引出；其中，还包括位于所述本征集电极区上方的本征基区，位于本征基区两侧的连接 区，位于该连接区外侧且设置于所述外集电极区和隔离区上方的重掺杂外基区，位于所述 本征基区上方的多晶硅发射极区，位于所述连接区上方且设置于所述多晶硅发射极区两侧 的兼作侧墙保护的连接区隔离介质膜，位于所述重掺杂外基区、多晶硅发射极区和集电极 引出区上方的金属硅化物层，淀积在该金属硅化物层和硅片上的介质层，在所述介质层中 形成的接触孔。所述半自对准双极晶体管的制造工艺方法包括如下步骤步骤一、在已准备好的硅片上淀积介质膜；所述已准备好的硅片是指，在硅衬底中 形成埋层，在所述硅衬底和埋层上形成集电极区包括外集电极区和本征集电极区、隔离区、 以及集电极引出区；在所述低阻集电极区、本征集电极区、隔离区、集电极引出区上形成多 晶硅的基区；所述介质膜形成在基区的上表面；步骤二、通过光刻、刻蚀在所述介质膜中形成发射极窗口 ；步骤三、在所述发射极窗口中及介质膜的表面淀积多晶硅发射极层；步骤四、采用化学机械研磨工艺方法对所述多晶硅发射极层进行平坦化处理，研 磨至所述介质层时停止，形成多晶硅发射极区；步骤五、对所述多晶硅发射极区进行无光罩注入掺杂，形成低阻重掺杂多晶硅发 射极；步骤六、在所述介质膜和多晶硅发射极区的表面涂覆光刻胶，采用光刻刻蚀定义 带连接区的多晶硅发射极区，刻蚀到所述基区时停止，保留多晶硅发射极区上方的光刻 胶；步骤七、带光刻胶重掺杂离子注入基区，形成重掺杂外基区；步骤八、在所述重掺杂外基区、多晶硅发射极区、集电极引出区上形成金属硅化物 层；在所述金属硅化物层以及硅片的表面淀积介质层，在所述介质层中形成接触孔。本专利技术有效解决了由于不同发射极窗口尺寸导致器件发射极层厚度不同，使注入 掺杂后杂质浓度分布不一致进而导致器件各项性能不能同时达到最优化的问题；并且，消 除了带连接区的多晶硅发射极区与连接区之间垂直方向上的耦合电容，减少了本征基区外 没有金属硅化物层的基区(即连接区)的宽度，降低了基区寄生电阻；降低了器件工艺复杂 度，减免了额外的侧墙工艺，提高了器件性能。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明图1是现有的半自对准双极晶体管结构示意图；图2是本专利技术的半自对准双极晶体管结构一实施例示意图；图3-8是实现图2所示半自对准双极晶体管工艺流程一实施例示意图。具体实施方式 在本专利技术的一实施例中，所述半自对准双极晶体管制作工艺流程包括如下步骤步骤一、结合图3所示，在已准备好的硅片上淀积介质膜13。所述已准备好的硅片 是指，在硅衬底5中通过离子注入或热氧化形成埋层4，在所述硅衬底5和埋层4上形成外 集电极区2、本征集电极区3、隔离区1、集电极引出区15 ；在所述外集电极区2、本征集电极 区3、隔离区1、集电极引出区15上形成多晶硅的基区6 ；所述介质膜13形成在基区6的上 表面，可以采用PVD(物理气相淀积)或CVD(化学气相淀积)方式实现。所述介质膜13为 氧化膜，氧化膜和氮化膜形成的复合膜，氧化膜和氮氧化膜形成的复合膜等。所述本征集电 极区3和集电极引出区15通过埋层4相连接，将集电极引出。步骤二、结合图4所示，通过光刻、刻蚀在所述介质膜13中形成发射极窗口 16。当 所述介质膜13为复合膜时，刻蚀上层的氮化膜或氮氧化膜，停止在氧化膜上；当所述介质 膜I3为单层氧化膜时，采用干法刻蚀部分氧化膜，以保证发射极窗口 16下方还有剩余的氧 化膜保护后续需要形成的本征基区6a，然后采用湿法刻蚀去除剩余的氧化膜。步骤三、结合图5所示，在所述发射极窗口 16中及介质膜13的表面淀积多晶硅发 射极层7。步骤四、结合图6所示，采用化学机械研磨(CMP)工艺方法对所述多晶硅发射极层 7进行平坦化处理，研磨至所述介质层13时停止，形成多晶硅发射极区7。上述方法中形成的发射极窗口 16的深度必须大于最终器件所要求的多晶硅发射 极的厚度(1500 A 4000 A )，在该发射极窗口 16内生长的多晶硅发射极厚度必须使窗口 内完全填满多晶硅发射极，利用CMP工艺磨去多余的发射本文档来自技高网...
【技术保护点】
一种半自对准双极晶体管，包括：一硅片，该硅片包括在硅衬底中形成的埋层，在所述硅衬底和埋层上形成的集电极区、包括外集电极区和本征集电极区、隔离区、以及集电极引出区；所述集电极引出区与本征集电极区通过所述埋层实现连接，将集电极引出；其特征在于，还包括：位于所述本征集电极区上方的本征基区，位于本征基区两侧的连接区，位于该连接区外侧且设置于所述外集电极区和隔离区上方的重掺杂外基区，位于所述本征基区上方的多晶硅发射极区，位于所述连接区上方且设置于所述多晶硅发射极区两侧的兼作侧墙保护的连接区隔离介质膜，位于所述重掺杂外基区、多晶硅发射极区和集电极引出区上方的金属硅化物层，淀积在该金属硅化物层和硅片上的介质层，在所述介质层中形成的接触孔。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈帆，张海芳，徐炯，范永洁，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。