一种SOI纵向双极晶体管及其制作方法技术

本发明专利技术公开了一种SOI纵向双极晶体管及其制作方法，该双极晶体管包括SOI衬底，所述SOI衬底由下至上依次为SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜，所述SOI衬底上采用集成电路STI工艺在顶层硅膜位置处形成有有源区，有源区位置处通过离子注入形成有集电区和基区，集电区靠近SOI衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形成有发射极和基极，发射极和基极分别被侧氧隔离墙包围。本发明专利技术它采用一种简单的双多晶硅技术，不仅提高晶体管性能，而且可以减小有源区面积提高集成度；此外本发明专利技术采用侧氧隔离工艺，提高SOI?BJT与SOI?CMOS的兼容性，使SOI?BiCMOS工艺变得简单，从而降低成本。

【技术实现步骤摘要】

本专利技术属于微电子与固体电子
，涉及一种SOI纵向双极晶体管及其制作 方法。
技术介绍
由于移动通信产业的迅猛发展，使得对射频集成电路(RFIC)的需求量大大增加， 同时也成为一个竞争激烈的
集成了双极型晶体管(BJT)和互补金属氧化物半导 体晶体管(CMOS)的器件(BiCMOS)具有高的集成度，并且兼备BJT和MOS两方面的优点，使 得其在竞争激烈的RFIC领域大放异彩。半导体工业已经寻找制造BiCMOS器件的解决办法 长达数十年，普通体硅Bi/CMOS技术已被广泛采用。但是，CMOS为了较低的功率和较高的 速度而采用薄的绝缘体上硅(以下称S0I)衬底，因此SOI BiCMOS被广泛关注。为了易于与SOI CMOS集成，横向SOI BJT已经被提出和研究。虽然横向SOIBJT 器件更容易与SOI CMOS集成，但是这种器件的性能非常有限，这是因为横向SOI BJT的基 区宽度由光刻技术决定，而SOI BJT的基区宽度直接影响晶体管的增益，从而影响晶体管的 直流特性；另一方面，载流子的渡越时间直接与基区宽度相关，晶体管截止频率与渡越时间 成反比，因此基区宽度对晶体管的频率特性也有重大的影响。因此基区宽度对SOI BJT的 特性影响非常大。横向SOI BJT也不容易按比例缩小。相对于横向SOI BJT，纵向SOI BJT是另一种类型的SOI BJT，但是目前的纵向SOI BJT 一般是转移体硅的BJT技术应用于SOI衬底，这样使得BJT与高性能的SOI CMOS器件 的集成不适宜，主要有两方面的问题一方面，浅沟槽隔离工艺复杂，使得集成的成本升高； 另一方面，高浓度注入形成欧姆接触的电极引出，使得面积增大，这样降低了集成度。目前 有一种采用感生背面栅极、少数载流子反型层作为集电极的新型SOI BJT。这样虽然能适度 改进SOI BJT与高性能SOI CMOS的集成，但是对于普通SOI衬底，需要高达30V的衬底偏 压才能通过背栅在SOI体区产生反型层。这种高压与普通SOI CMOS工艺不兼容，因此必须 把SOI BJT对应的有源区SOI隐埋氧化层做的很薄，这需要采用图形化SOI衬底。而采用 图形化SOI衬底有两方面的问题(1)光刻对准很困难；(2)整个SOI BJT的工艺复杂度变 得很1 O
技术实现思路
本专利技术所要解决的技术问题是提供一种集成度高兼容性好的SOI纵向双极晶体 管及其制作方法。为解决上述技术问题，本专利技术采用如下技术方案。一种SOI纵向双极晶体管，包括SOI衬底，所述SOI衬底由下至上依次为SOI衬 底体区，SOI衬底隐埋氧化层，顶层硅膜，所述SOI衬底上采用集成电路STI工艺在顶层硅 膜位置处形成有有源区，有源区位置处通过离子注入形成有集电区和基区，集电区靠近SOI 衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形成有发射极和基极，发射极和基极分别 被侧氧隔离墙包围。 作为本专利技术的一种优选方案，所述有源区通过浅沟槽隔离墙分隔。 作为本专利技术的另一种优选方案，所述发射极向基区扩散形成有浅发射结。 一种S。工纵向双极晶体管的制作方法，包括以下步骤 步骤一，由下至上依次生长S。工衬底体区，S。工衬底隐埋氧化层，顶层硅膜构成S。工衬底； 步骤二，采用集成电路ST工工艺在S。工衬底上的顶层硅膜位置处形成有源区； 步骤三，在有源区通过离子注入形成集电区和基区； 步骤四，在顶层硅膜上化学气相沉积一层多晶硅，然后制作一道掩膜板； 步骤五，正光刻胶进行双多晶硅离子注入，反光刻胶形成双多晶硅结构，分别为多晶硅发射极和多晶硅基极； 步骤六，热退化，促进多晶硅发射极向基区扩散形成浅发射结； 步骤七，制作侧氧隔离墙用以隔离双多晶硅。 作为本专利技术的一种优选方案，所述集电区是在有源区进行n型掺杂形成的，离子注入深度靠近S。工衬底隐埋氧化层。 作为本专利技术的另一种优选方案，所述基区是在有源区进行p型掺杂形成的，离子注入深度靠近顶层硅膜。 作为本专利技术的再一种优选方案，所述掺杂为先进行深注入再进行浅注入的倒掺杂工艺。 作为本专利技术的再一种优选方案，所述发射极是通过n+重掺杂注入和刻蚀工艺形成的。 作为本专利技术的再一种优选方案，所述基极是通过p+重掺杂形成的基极引出端。 本专利技术的有益效果在于它采用一种简单的双多晶硅技术，不仅提高晶体管性能，而且可以减小有源区面积提高集成度；此外本专利技术采用侧氧隔离工艺，提高S。工B丁T与S。工CM。S的兼容性，使S。工BiCM。S工艺变得简单，从而降低成本。附图说明 图l为S。工衬底结构示意 图2为本专利技术的晶体管有源区结构示意 图3为本专利技术的双多晶硅截面示意 图4为本专利技术的侧氧隔离墙截面示意 图5为反映本专利技术的直流特性的Gummel 图6为反映本专利技术的直流特性的工CVC 图7为反映本专利技术的射频特性的截止频率 图8为反映本专利技术的射频特性的最大振荡频率图。 主要组件符号说明 l1S。工衬底体区；21S。工衬底隐埋氧化层(B。X)； 31S。工衬底的顶层硅膜；41浅沟槽隔离(ST工)； 51集电区；61基区； 71发射极；81基极；9、浅发射结；10、侧氧隔离墙；11、集电极。具体实施例方式下面结合附图对本专利技术的具体实施方式作进一步详细说明。实施例一本专利技术涉及一种绝缘体上硅(SOI)纵向双极晶体管结构以及制作方法。本专利技术的 纵向SOI BJT实现SOI上BJT简单双多晶硅技术。一种多晶硅是指发射区η+多晶硅，这一 方面是用来减小发射区的表面复合速度，以提高发射结注入效率，增大电流增益；另一方面 η+多晶硅中杂质的外扩散来形成浅发射结。另外一种多晶硅是指基极P+多晶硅，用于做基 区的引出，它可以减小器件的有效总面积。根据本专利技术，发射区与基极的隔离以及发射区与 集电极的隔离，替代普遍采用的浅槽隔离工艺，采用集成电路MOS侧氧隔离工艺，实现自对 准，减少光刻版的使用，并且能与SOI CMOS工艺更好的兼容，因此降低成本。如图1至4所示，本实施例提供一种SOI纵向双极晶体管，包括SOI衬底，所述SOI 衬底由下至上依次为SOI衬底体区1，SOI衬底隐埋氧化层2，顶层硅膜3，所述SOI衬底上 采用集成电路STI工艺在顶层硅膜位置处形成有有源区，有源区位置处通过离子注入形成 有集电区5和基区6，集电区靠近SOI衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形 成有发射极7和基极8，发射极和基极分别被侧氧隔离墙10包围。所述有源区通过浅沟槽 隔离墙4分隔。所述发射极向基区扩散形成有浅发射结9。侧氧隔离墙10还用以隔离多晶 硅与集电极11。一种SOI纵向双极晶体管的制作方法，包括以下步骤步骤一，由下至上依次生长SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜构成SOI 衬底；步骤二，采用集成电路STI工艺在SOI衬底上的顶层硅膜位置处形成有源区；步骤三，在有源区通过离子注入形成集电区和基区；步骤四，在顶层硅膜上化学气相沉积一层多晶硅，然后制作一道掩膜板；步骤五，正光刻胶进行双多晶硅离子注入，反光刻胶形成双多晶硅结构，分别为多 晶硅发射极和多晶硅基极；步骤六，热退化，促进多晶硅发射极向基区扩散形成浅发射结；步骤七，制作侧氧隔离墙用以隔离双多晶硅。所述本文档来自技高网...

【技术保护点】
１．一种ＳＯＩ纵向双极晶体管，包括ＳＯＩ衬底，所述ＳＯＩ衬底由下至上依次为ＳＯＩ衬底体区，ＳＯＩ衬底隐埋氧化层，顶层硅膜，其特征在于：所述ＳＯＩ衬底上采用集成电路ＳＴＩ工艺在顶层硅膜位置处形成有有源区，有源区位置处通过离子注入形成有集电区和基区，集电区靠近ＳＯＩ衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形成有发射极和基极，发射极和基极分别被侧氧隔离墙包围。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈静，罗杰馨，伍青青，周建华，肖德元，王曦，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：31