PCB布局抑制静电装置制造方法及图纸

本实用新型专利技术为有关PCB布局抑制静电装置，属于电子类，为了能固定电路板装设时的稳定性及安装的便利性，则会在电路板上形成复数螺固孔以供固定位置，而位于螺固孔处埋设一供螺丝穿设的导电铜柱，另于电路板上具有以导体形成的线路层及与线路层连结以供讯号输出、输入的讯号传输件，另外前述线路层布设一供导电的导电铜层，其中该导电铜层位于该导电铜柱及该讯号传输件处、且分别于各外侧壁向外形成一范围至少由1至3毫米的中空区，藉由该中空区以有效隔离经由该导电铜层与线路层之间产生放电而导出该电路板，以避免损坏该电路板上的组件。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子类，特别涉及一种PCB布局抑制静电装置，尤指一种无需增加额外材料亦可大幅提升抑制电磁干扰(EMI)的PCB布局抑制静电装置。
技术介绍
静电释放(ESD— Electro Static Discharge)是指两个具有不同静电电位的物体，由于直接接触或静电场感应引起两物体间的静电电荷转移，静电电场能量达到一定程度后，击穿其间介质而进行放电的现象。电子产品在制造、生产、组装、运送、使用等过程中， 受到静电放电伤害的几率很高。因此，静电放电防护设计技术为任何电子产品所必须的技术。尤其是电子装置中印刷电路板上常用的集成电路元器件，其静电敏感度高，加上目前电路的小型化趋势，其中所使用的元器件也趋于微小化，其耐压降低，耐静电冲击能力减弱， 故由静电放电产生的静电电场和静电电流较易对电路板上的该等高密度元器件造成损害， 严重时甚至会影响整个电子装置系统的运行。近年来随着科学技术的飞速发展、微电子技术的广泛应用及电磁环境越来越复杂，对静电放电的电磁场效应如电磁干扰(EMI)及电磁兼容性(EMC)W问题越来越重视。针对静电释放(ESD)损坏叙述如下，Electrostatic Dis本文档来自技高网...

【技术保护点】
１．　　　　一种ＰＣＤ布局抑制静电装置，其特征在于包括：一电路板，该电路板形成复数螺固孔，于该螺固孔处埋设一供螺丝穿设的导电铜柱，而该电路板上以导体形成的线路层连结一供讯号输出、输入的讯号传输件，而该线路层布设一供导电的导电铜层，其中该导电铜层位于该导电铜柱外侧壁向外形成一预定范围的中空区，另于该讯号传输件亦由其侧壁向外形成预定范围的该中空区。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈佳宏，
申请(专利权)人：陈佳宏，
类型：实用新型
国别省市：71