驱动电路和显示设备制造技术

本发明专利技术公开了一种驱动电路和显示设备。该驱动电路包括相互串联连接并且被插在高压线和低压线之间的输入侧反相器电路和输出侧反相器电路。输出侧反相器电路包括双栅第一导电型第一晶体管，其漏极连接到高压线侧并且其源极连接到输出侧反相器电路的输出侧。输出侧反相器电路还包括双栅第二导电型第二晶体管，其漏极连接到高压线侧并且其源极连接到输出侧反相器电路的输出侧。输出侧反相器电路还包括第三晶体管，其漏极连接到低压线侧并其源极连接到输出侧反相器电路的输出侧。

【技术实现步骤摘要】

本专利技术涉及适用于例如使用有机电致发光(EL)元件的显示设备的驱动电路。本 专利技术还涉及具有该驱动电路的显示设备。
技术介绍
近年来，在显示图像的显示设备领域中，已经开发了使用发光强度根据流动的电 流的值而变化的电流驱动型光学元件(例如，有机EL元件)作为像素的发光元件这样的显 示设备，并且正在进行其商品化。与液晶设备等相比，有机EL元件是自发光元件。因此，在 使用有机EL元件的显示设备(有机EL显示设备)中，通过控制在有机EL元件中流动的电 流的值来实现色彩的浓淡度(gradation)。作为有机EL显示设备中的驱动系统，和液晶显示器一样，存在简单(无源)矩阵 系统和有源矩阵系统。前者结构简单，但是例如具有难以实现大的高分辨率的显示设备这 样的问题。因此，目前，有源矩阵系统的开发比较活跃。在这种系统中，通过驱动晶体管来 控制在针对每个像素布置的发光元件中流动的电流。在上述驱动晶体管中，存在这样的情况，即阈值电压Vth或迁移率μ随时间变化， 或者由于制造工艺的不同而在像素间不同。当阈值电压Vth或迁移率μ在像素间不同时， 在驱动晶体管中流动的电流的值在像素间不同，因此，即使相同的电压被施加于驱动晶体 管的栅极，有机EL元件的发光强度也不同，从而损害画面的均勻性。因此，已经开发了一种 结合了用于处理阈值电压Vth或迁移率μ的变化的校正功能的显示设备(例如，参见日本 未审查专利申请公报No. 2008-083272)。用于处理阈值电压Vth或迁移率μ的变化的校正由针对每个像素提供的像素电路 执行。例如，如图7中所示，该像素电路包括控制在有机EL元件111中流动的电流的驱动 晶体管Tr1，将信号线DTL的电压写入驱动晶体管Tr1的写入晶体管Tr2,以及保持电容Cs， 因此，该像素电路具有2TrlC电路结构。驱动晶体管Tr1和写入晶体管Tr2例如各自由η沟 道MOS薄膜晶体管(TFT)形成。图6图示出施加于像素电路的电压的波形的示例以及驱动晶体管的栅极电压和 源极电压中的每一个的变化的示例。在图6的部分㈧中，图示出信号电压Vsig和偏置电压 Vtrfs被施加于信号线DTL的状态。在图6的部分⑶中，图示出用于接通驱动晶体管的电压 Vdd和用于关断驱动晶体管的电压Vss被施加于写入线WSL的状态。在图6的部分(C)中， 图示出高电压ν。。Η*低电压Vd被施加于电源线PSL的状态。此外，在图6的部分⑶和 (E)中，图示出驱动晶体管Tr1的栅极电压Vg和源极电压Vs响应于这些电压对电源线PSL、 信号线DTL和写入线WSL的施加而随时间变化的状态。从图6中，发现WS脉冲Pl在IH内被施加于写入线WSL两次，通过第一 WS脉冲Pl 执行阈值校正，而通过第二 WS脉冲Pl执行迁移率校正和信号写入。换而言之，在图6中， WS脉冲Pl不仅用于信号写入，还用于驱动晶体管Tr1的阈值校正和迁移率校正。以下，将描述驱动晶体管Tr1的阈值校正和迁移率校正。通过施加第二 WS脉冲Ρ1，信号电压Vsig被写入驱动晶体管Tr1的栅极。结果，驱动晶体管Tr1被接通并且电流在驱动 晶体管Tr1中流动。此时，当对有机EL元件111施加反向偏置时，从驱动晶体管Tr1流出的 电荷充入保持电容Cs和有机EL元件111的元件电容(未示出)，引起源极电压Vs上升。当 驱动晶体管Tr1的迁移率高时，在驱动晶体管Tr1中流动的电流大，因此，源极电压Vs迅速 上升。相反，当驱动晶体管Tr1的迁移率低时，在驱动晶体管Tr1中流动的电流小，因此，源 极电压Vs上升得比当驱动晶体管Tr1的迁移率高时慢。因此，可以通过调节用于校正迁移 率的时间段来校正迁移率。
技术实现思路
顺便提及，在采用有源矩阵系统的显示设备中，驱动信号线的水平驱动电路和顺 次选择每个像素的写入扫描电路中的每一个被配置为主要包括移位寄存器(未示出)，并 且针对每一级具有一个缓冲器电路，每一级对应于每列或每行像素。例如，扫描电路中的缓 冲器电路通常被配置为使得如图8中所示，两个反相器电路210和220相互串联连接。在 图8中的缓冲器电路200中，反相器电路210具有ρ沟道MOS晶体管和η沟道MOS晶体管 相互并联连接这样的电路结构。另一方面，反相器电路220被插在被施加高电平电压的高 压线Lh和被施加低电平电压的低压线k之间。然而，在缓冲器电路200的COMS晶体管中，例如如图9中所示，当ρ沟道MOS晶体 管的阈值电压Vthl变化Δ Vthl时，输出OUT的电压ν-上升的定时偏移At1O此外，在缓冲 器电路200的COMS晶体管中，例如如图10中所示，当η沟道MOS晶体管的阈值电压Vth2变 化Δ Vth2时，输出OUT的电压V-上升的定时偏移At2。因此，存在这样的问题，当例如输出 OUT的电压V-上升的定时变化并且迁移率校正时段Δ T变化At1或At2时，发光时的电 流Ids例如如图11中所示变化AIds，并且该变化导致强度的变化。顺便提及，图11图示出 迁移率校正时段ΔΤ和发光强度之间的关系的示例。顺便提及，阈值电压Vth变化的问题不仅出现在显示设备的扫描电路中，同样也出 现在其它设备中。鉴于以上所述，希望提供能够减少输出电压中上升定时的变化的驱动电路和包括 该驱动电路的显示设备。根据本专利技术的一个实施例，提供一种驱动电路，该驱动电路包括相互串联连接并 且被插在高压线和低压线之间的输入侧反相器电路和输出侧反相器电路。输出侧反相器电 路包括三个晶体管。第一个晶体管是双栅第一导电型第一晶体管，其漏极连接到所述高压 线侧并且其源极连接到所述输出侧反相器电路的输出侧。第二个晶体管是双栅第二导电型 第二晶体管，其漏极连接到所述高压线侧并且其源极连接到所述输出侧反相器电路的输出 侧。第三个晶体管是第三晶体管，其漏极连接到所述低压线侧并且其源极连接到所述输出 侧反相器电路的输出侧。根据本专利技术另一实施例，提供一种显示设备，该显示设备包括显示部件，该显示部 件包括按行布置的多个扫描线、按列布置的多个信号线和按行和列布置的多个像素。该显 示设备还包括驱动部件，该驱动部件驱动这些像素中的每一个像素。该驱动部件包括多个 驱动电路，这多个驱动电路中的每一个驱动电路针对这些扫描线中的每一个扫描线而设 置，并且该驱动部件中的每一个驱动电路包括与上述驱动电路的元件相同的元件。在上述实施例的驱动电路和显示设备中，双栅晶体管被结合到相互串联连接的输 入侧反相器电路和输出侧反相器电路中的输出侧反相器电路中。因此，控制栅极电压中的 一个并且从而改变晶体管特性使得可以校正晶体管的阈值电压使得阈值电压变成某一值。根据上述实施例的驱动电路和显示设备，双栅晶体管的栅极电压被控制以使得该 晶体管的阈值电压可以被校正而变成某一值。这使得可以减少驱动电路的输出电压中的上 升定时的变化。因此，例如，在有机EL显示设备中，可以减少发光时在有机EL元件中流动 的电流的变化，并且因此可以提高强度的均勻性。从以下描述将更全面地显示本专利技术的其它和更多目的、特征和优点。 附图说明图1是图示出根据本专利技术一个实施例的缓冲器电路的示例的电路图；图2是图示出双栅晶体管中的背栅电压和电流之间的关系的示图；图3是图示出图1中的缓冲器电路的操作的示例的波形图；图4是作本文档来自技高网...

【技术保护点】
１．一种驱动电路，包括：输入侧反相器电路和输出侧反相器电路，所述输入侧反相器电路和所述输出侧反相器电路相互串联连接并且被插在高压线和低压线之间，其中，所述输出侧反相器电路包括双栅第一导电型第一晶体管，所述双栅第一导电型第一晶体管的漏极连接到所述高压线侧并且其源极连接到所述输出侧反相器电路的输出侧，双栅第二导电型第二晶体管，所述双栅第二导电型第二晶体管的漏极连接到所述高压线侧并且其源极连接到所述输出侧反相器电路的输出侧，以及第三晶体管，所述第三晶体管的漏极连接到所述低压线侧并且其源极连接到所述输出侧反相器电路的输出侧。

【技术特征摘要】
2009.12.25 JP 2009-2955511.一种驱动电路，包括输入侧反相器电路和输出侧反相器电路，所述输入侧反相器电路和所述输出侧反相器 电路相互串联连接并且被插在高压线和低压线之间， 其中，所述输出侧反相器电路包括双栅第一导电型第一晶体管，所述双栅第一导电型第一晶体管的漏极连接到所述高压 线侧并且其源极连接到所述输出侧反相器电路的输出侧，双栅第二导电型第二晶体管，所述双栅第二导电型第二晶体管的漏极连接到所述高压 线侧并且其源极连接到所述输出侧反相器电路的输出侧，以及第三晶体管，所述第三晶体管的漏极连接到所述低压线侧并且其源极连接到所述输出 侧反相器电路的输出侧。2.—种显示设备，包括显示部件，所述显示部件包括按行布置的多个扫描线、按列布置的多个信号线和...

【专利技术属性】
技术研发人员：尾本启介，富田昌嗣，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP