【技术实现步骤摘要】
本专利技术涉及集成电路的可靠性领域，是关于一种适用于高压静电保护的高鲁棒性 反偏二极管结构。
技术介绍
随着节能需求日益增强，功率集成电路产品的性能越来越受到关注，其中电路的 可靠性问题也越来也受到电路设计工程师的重视。随着工艺特征尺寸的不断缩小，如何在 更小的面积上设计既能够实现静电放电保护功能又没有闩锁风险的静电保护器件成为了 高压工艺的一大困扰。目前，依据功率集成电路的制造工艺主要分为基于体硅、外延和绝缘体上硅 (SOI)。其中，体硅工艺由于硅表面层存在较多的缺陷，所以在早期大尺寸集成电路主要采 用这种工艺；绝缘体上硅(SOI)工艺由于存在绝缘层将表层硅和衬底硅层隔离，加之绝缘 层一般为氧化硅，这样采用该工艺的器件的纵向击穿电压较高，同时对衬底电流有很好的 抑制，有利于降低器件的功耗，然而由于氧化硅层的散热能力是硅层的1/100，导致功率集 成电路的散热问题更加严重，并且绝缘体上硅工艺的圆片成本较高；外延工艺很好地解决 了体硅工艺存在的表面缺陷问题，同时具有较好的散热性能，所以基于外延工艺的功率集 成电路设计应用广泛。针对低压工艺的静电保护，人们已经研究出...
【技术保护点】
１．一种应用于高压静电保护的高鲁棒性反偏二极管，包括：Ｐ型衬底（１），在Ｐ型衬底（１）上设有埋氧化层（２），在埋氧化层（２）上设有Ｐ型外延层（３），在Ｐ型外延层（３）的上部设有第一低压Ｐ型阱（４）、第一低压Ｎ型阱（８）和第二高压Ｎ型阱（１１）且所述第二高压Ｎ型阱（１１）自Ｐ型外延层（３）的上表面延伸至Ｐ型外延层（３）的下表面，在第一低压Ｐ型阱（４）内设有Ｐ型阳区（６），在第二高压Ｎ型阱（１１）内设有Ｎ型阴区（９），在Ｐ型外延层（３）的上表面上设有场氧化层（１３）且所述场氧化层（１３）位于第二高压Ｎ型阱（１１）与Ｐ型阳区（６）之间，在第二高压Ｎ型阱（１１）、场氧化层（１３）及...
【技术特征摘要】
【专利技术属性】
技术研发人员：钱钦松，刘斯扬，魏守明，孙伟锋，时龙兴，张丽，朱奎英，
申请(专利权)人：东南大学，
类型：发明
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。