一种应用于高压静电保护的高鲁棒性反偏二极管，包括：P型衬底，在P型衬底上设有埋氧化层，在埋氧化层上设有P型外延层，在P型外延层的上部设有第一低压P型阱、第一低压N型阱和第二高压N型阱，在第一低压P型阱内设有P型阳区，在第二高压N型阱内设有N型阴区，在N型阴区上连接有阴极金属，在P型阳区上连接有阳极金属，其特征在于，在所述的第二高压N型阱内部的上表面还设有连接于阴极金属的P型阴区，且P型阴区紧贴着N型阴区的右边界，在所述的第一低压P型阱内设有第二P型缓冲阱，所述的P型阳区位于第二P型缓冲阱内。该器件可以有效地降低静电保护过程中的触发电压，并极大地提升器件的二次击穿电流，因而具有更好的鲁棒性。
【技术实现步骤摘要】
本专利技术涉及集成电路的可靠性领域，是关于一种适用于高压静电保护的高鲁棒性 反偏二极管结构。
技术介绍
随着节能需求日益增强，功率集成电路产品的性能越来越受到关注，其中电路的 可靠性问题也越来也受到电路设计工程师的重视。随着工艺特征尺寸的不断缩小，如何在 更小的面积上设计既能够实现静电放电保护功能又没有闩锁风险的静电保护器件成为了 高压工艺的一大困扰。目前，依据功率集成电路的制造工艺主要分为基于体硅、外延和绝缘体上硅 (SOI)。其中，体硅工艺由于硅表面层存在较多的缺陷，所以在早期大尺寸集成电路主要采 用这种工艺；绝缘体上硅(SOI)工艺由于存在绝缘层将表层硅和衬底硅层隔离，加之绝缘 层一般为氧化硅，这样采用该工艺的器件的纵向击穿电压较高，同时对衬底电流有很好的 抑制，有利于降低器件的功耗，然而由于氧化硅层的散热能力是硅层的1/100，导致功率集 成电路的散热问题更加严重，并且绝缘体上硅工艺的圆片成本较高；外延工艺很好地解决 了体硅工艺存在的表面缺陷问题，同时具有较好的散热性能，所以基于外延工艺的功率集 成电路设计应用广泛。针对低压工艺的静电保护，人们已经研究出了许多能够满足不同的需求的器件， 其中包括栅极接地N型金属氧化层半导体晶体管、正向偏置二极管、三极管以及可控硅整 流器。这些器件以及其结构在低压工艺中的静电保护开发已经趋于成熟，但是在高压工艺 中的静电保护的设计中却存在很大的问题。其中栅极接地N型金属氧化层半导体晶体管、 三极管和可控硅整流器因为其很低的维持电压所以存在很大的闩锁风险，正向偏置二极管 的耐压较低不能满足耐压要求，这些缺点使得以上的结构在高压工艺中的静电保护的设计 和应用中受到很大的限制。目前针对高压工艺的静电保护最常用的有两种结构，一是瞬态二极管，另一个是 反偏二极管。瞬态二极管的应用最为广泛，其优点是响应时间快、瞬态功率大、漏电流低、击 穿电压偏差、箝位电压较易控制、无损坏极限、体积小，但是最大的缺点是不能和电路集成 到同一个芯片中，属于分立的静电保护器件。于是人们设计了能够和电路同时在同一个工 艺中进行开发的反偏二极管，其最大的缺点是因为触发电压较高因而雪崩后高的电场使得 二次击穿电流较低，即器件的鲁棒性较低。为了提升器件的二次击穿电流常常采用加大器 件的面积的方法，这样会带来成本的增加。围绕着高压工艺的静电保护对低触发电压、高鲁棒性、低闩锁风险以及较低的成 本的要求，本文介绍了一种新型的反偏二极管，在同样的尺寸下与传统的反偏二极管相比 其触发电压更低并且二次击穿电流更高，因而具备更高的鲁棒性。
技术实现思路
本专利技术在不改变器件的面积的基础上，提供一种能够有效降低触发电压提高器件 鲁棒性的高压静电保护的反偏二极管，并且在高压工艺中没有闩锁风险。本专利技术采用如下技术方案一种应用于高压静电保护的高鲁棒性反偏二极管，包括P型衬底，在P型衬底上 设有埋氧化层，在埋氧化层上设有P型外延层，在P型外延层的上部设有第一低压P型阱、 第一低压N型阱和第二高压N型阱且所述第二高压N型阱自P型外延层的上表面延伸至P 型外延层的下表面，在第一低压P型阱内设有P型阳区，在第二高压N型阱内设有N型阴区， 在P型外延层的上表面上设有场氧化层且所述场氧化层位于第二高压N型阱与P型阳区之 间，在第二高压N型阱、场氧化层及P型阳区的上表面上设有钝化层，在N型阴区上连接有 阴极金属，在P型阳区上连接有阳极金属，其特征在于，在所述的第二高压N型阱内部的上 表面还设有连接于阴极金属的P型阴区，且P型阴区紧贴着N型阴区的右边界，在所述的第 一低压P型阱内设有第二 P型缓冲阱，所述的P型阳区位于第二 P型缓冲阱内。与现有技术相比，本专利技术具有如下优点(1)本结构与传统的用于静电保护的反偏二极管相比，在阴极加了一个新的P型 阴区。当阴极面临静电应力时，器件反偏的结发生雪崩击穿，雪崩产生的电子流和空穴流分 别由N型阴区9和P型阳区6收集。由N型阴区9收集的这一部分电子流流经P型阴区10 下方时使得P型阴区下10的N型区域的电位下降，当P型阴区10的电位比其下的N型区 域的电位高于0. 7V时，P型阴区10开始向器件体内注入大量的空穴流，因此与传统的反偏 二极管相比，此结构增加了一个新的电流注入区域进而会提高器件泄放电流的能力。(2)本结构与传统的反偏二极管相比，在阳极加了一个包P型阳区6的新的第二 P 型缓冲阱5。一般来说，在大注入情况下，该器件寄生的PNP管会发生Kirk效应，即基区展 宽效应，使得器件的雪崩峰值位置由原来的第一低压N阱8和第一低压P阱4组成的PN结 的交界面转移到了 P型阳区6附近，因为P型阳区6是重掺杂，因而同样的电压下电场峰值 会更高，在同样的电流密度下因为局部产生的热量跟电场和电流的乘积成正比例关系因而 会使P型阳区6附近产生更高的热量从而使器件在较低的电流密度下就发生二次击穿致使 器件烧毁，而设置的这个第二 P型缓冲阱5能够抑制Kirk效应的发生，并降低这个部分的 峰值电场进而减小局部热量的产生，防止器件在静电保护过程中过早的烧毁。(3)第二 P型缓冲阱5的第二个作用是通过抑制器件的Kirk效应，降低P型阴区10 的峰值电场进而降低了雪崩倍增因子，使得器件的维持电压升高，因而降低了闩锁的风险。(4)第二 P型缓冲阱5的第三个作用是降低了该器件的静电触发电压，因为反偏 PN结的低掺杂一侧决定了器件的击穿电压，所以第二 P型缓冲阱5的设置可以提升此器件 的第一低压P阱4的浓度因而降低了触发电压。(5)本结构与传统的反偏二极管相比，在场氧化层13上设有多晶硅场板14且所述 的多晶硅场板14横跨第一低压P型阱4和第一低压N型阱8。多晶硅场板14的设置可以 有效地降低第一低压P型阱4和第一低压N型阱8之间的PN结电场，从而防止该PN结处 温度的过度积聚。(6)本专利技术器件的在降低触发电压提高器件鲁棒性的同时并不改变器件原来的版 图面积，且不需要额外过多的工艺流程。附图说明图1是剖面图，图示出了本专利技术中用于高压静电保护的高鲁棒性反偏二极管剖面 结构。图2是本专利技术中用于高压静电保护的高鲁棒性反偏二极管的等效电路图。图3是本专利技术中用于高压静电保护的高鲁棒性反偏二极管和传统的高压二极管 的的传输线脉冲(TLP)测试结果的比较图，均采用4个宽度为70um的器件并联。图4是形成本专利技术中用于高压静电保护的高鲁棒性反偏二极管中的第二高压N型 阱11的工艺示意图。图5是形成本专利技术中用于高压静电保护的高鲁棒性反偏二极管中的第一低 压N型 阱8的工艺示意图。图6是形成本专利技术中用于高压静电保护的高鲁棒性反偏二极管中的第一低压P型 阱4的工艺示意图。图7是形成本专利技术中用于高压静电保护的高鲁棒性反偏二极管中的第二 P型缓冲 阱5的工艺示意图。图8是形成本专利技术中用于高压静电保护的高鲁棒性反偏二极管中的场氧13和多 晶硅场板14的工艺示意图。图9是形成本专利技术中用于高压静电保护的高鲁棒性反偏二极管中P型阳区6、P型 阴区10和N型阴区9的工艺示意图。图10是完全形成本专利技术中用于高压静电保护的高鲁棒性反偏二极管的剖面图。 具体实施例方式—种应用于高压静电保护的高鲁棒性反偏二极管，包括P型衬底1，在P型衬底1 上设有埋氧化层2，在埋氧化层本文档来自技高网...
【技术保护点】
１．一种应用于高压静电保护的高鲁棒性反偏二极管，包括：Ｐ型衬底（１），在Ｐ型衬底（１）上设有埋氧化层（２），在埋氧化层（２）上设有Ｐ型外延层（３），在Ｐ型外延层（３）的上部设有第一低压Ｐ型阱（４）、第一低压Ｎ型阱（８）和第二高压Ｎ型阱（１１）且所述第二高压Ｎ型阱（１１）自Ｐ型外延层（３）的上表面延伸至Ｐ型外延层（３）的下表面，在第一低压Ｐ型阱（４）内设有Ｐ型阳区（６），在第二高压Ｎ型阱（１１）内设有Ｎ型阴区（９），在Ｐ型外延层（３）的上表面上设有场氧化层（１３）且所述场氧化层（１３）位于第二高压Ｎ型阱（１１）与Ｐ型阳区（６）之间，在第二高压Ｎ型阱（１１）、场氧化层（１３）及Ｐ型阳区（６）的上表面上设有钝化层（１５），在Ｎ型阴区（９）上连接有阴极金属（１２），在Ｐ型阳区（６）上连接有阳极金属（７），其特征在于，在所述的第二高压Ｎ型阱（１１）内部的上表面还设有连接于阴极金属（１２）的Ｐ型阴区（１０），且Ｐ型阴区（１０）紧贴着Ｎ型阴区（９）的右边界，在所述的第一低压Ｐ型阱（４）内设有第二Ｐ型缓冲阱（５），所述的Ｐ型阳区（６）位于第二Ｐ型缓冲阱（５）内。
【技术特征摘要】
【专利技术属性】
技术研发人员：钱钦松，刘斯扬，魏守明，孙伟锋，时龙兴，张丽，朱奎英，
申请(专利权)人：东南大学，
类型：发明
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。