本发明专利技术公开了一种基于多FPGA的波束形成器输出数据带宽控制装置，包括N个位于信号处理FPGA单元中的初级带宽控制单元、一个数据接口FPGA、一个通讯处理器。该带宽控制装置通过在数据接口FPGA和每个信号处理FPGA单元内部各设置一个带宽控制模块进行两级带宽控制，不仅保证了整个波束形成器输出数据的最终带宽被控制在系统设定值，而且在波束形成器由多个并行处理FPGA单元组成的情况下，仍然能够保留有效的波束形成结果，实现带宽在整个探测范围内的合理分配。
【技术实现步骤摘要】
本专利技术涉及FPGA技术及数字波束形成计算领域，具体涉及一种基于多FPGA的波 束形成器输出数据带宽控制装置。
技术介绍
波束形成计算是信号处理领域的一种常用的信号处理方式，在声纳信号处理，雷 达信号处理，超声波探测等领域具有很广泛的应用。在这些应用中，如果探测或者扫描的范 围很大、实时性要求很高，经过波束形成计算后，得到的与每个空间位置对应的波束形成结 果总数据量将达到极其庞大的规模，远远超过系统后续的数据传输和分析能力。因此，实际 应用中往往需要通过选用合适的阈值，对波束形成器输出的结果进行筛选，仅保留强度超 过阈值的一部分波束形成结果，从而将后续待处理的数据总量控制在一定范围。近些年，现场可编程门阵列(FieldProgrammable Gate Array, FPGA)技术 得到了快速的发展，FPGA开始应用于声纳、雷达等系统的数字波束形成算法(Digital beamforming)，出现了一种新的数字波束形成器的解决方案。基于FPGA的数字波束形成器 的实现方案同时利用了传统软件和硬件实现方案的优点，不但保证了系统的高性能，而且 增加了系统的通用性、灵活性，因此正得到越来越广泛的应用。同样的，基于FPGA的数字波 束形成器也面临着前文提到的带宽控制问题。不仅如此，在一些高性能波束形成器中，由于 大规模实时运算的需要，往往对探测范围或整体计算过程进行合理的划分、利用多片FPGA 进行分布式并行计算。但是，由于某一目标往往仅处于某一特定的空间位置，为保证对目标 的探测精度，不能在各个并行处理FPGA之间对系统带宽进行简单的平均分配，而需要找到 一种合适的带宽控制方法，使得在整个探测范围内，随着目标位置和形态的变化，系统带宽 都能够被有效的分配到目标位置。
技术实现思路
本专利技术提供了一种基于多FPGA的数字波束形成器输出数据带宽控制装置，适用 于多FPGA并行波束形成计算系统，通过两级带宽控制方法，在整个探测范围对系统带宽进 行动态的分配，能比较合理的保留有效的波束形成结果。一种基于多FPGA的波束形成器输出数据带宽控制装置，包括N个初级带宽控制单元，位于N个信号处理FPGA单元中，与N个并行波束形成计 算模块一一对应，用于分别对每个并行波束形成计算模块输出的波束形成结果进行带宽控 制，得到在系统带宽允许量以内的有效波束形成结果数据，并发送到数据接口 FPGA单元；一个数据接口 FPGA单元，为次级带宽控制单元，用于从N个信号处理FPGA单元中 接收所述的有效波束形成结果数据，并对接收到的有效波束形成结果数据进行带宽控制， 将数据总量控制在系统设定的带宽以内，得到在系统带宽允许量以内的最优波束形成结果 数据，作为整个波束形成器输出最终数据，并传输到通讯处理器；所述的最优波束形成结果 数据是选择自N个信号处理FPGA单元的有效波束形成结果数据中的、相对强度较大的一部分有效波束形成结果数据，并保证最终数据总量不超过系统带宽允许量；一个通讯处理器，用于通过自身的标准数据读写接口，从数据接口 FPGA单元读取 整个波束形成器输出最终数据，并传输或存储到后续处理设备。其中，所述的每个初级带宽控制单元，包括第一参数接收模块、第1级带宽控制模 块、本地存储器、存储器控制模块和数据发送模块，所述的第一参数接收模块，用于通过专门的命令设置通道，接收所述的通讯处理 器设定的带宽控制参数，并提供给第1级带宽控制模块；所述的带宽控制参数包括当前设 定带宽、带宽控制逻辑内部相关的参数等；所述的第1级带宽控制模块，用于对并行波束形成计算模块输出的波束形成结果 进行第1级带宽控制，并输出有效波束形成结果数据，数据总量控制在设定带宽内；所述的本地存储器，用于存储由第1级带宽控制模块输出的有效波束形成结果数 据；所述的存储器控制模块，用于实现对本地存储器的读写控制，将第1级带宽控制 模块输出的有效波束形成结果数据首先存入到本地存储器，然后在数据发送模块需要发送 数据时从本地存储器内读出有效波束形成结果数据并提供给数据发送模块；所述的数据发送模块，用于在被数据接口 FPGA单元选中的状态下，发送有效波束 形成结果数据到数据接口 FPGA单元；所述的第一参数接收模块、第1级带宽控制模块、存储器控制模块、数据发送模块 和并行波束形成计算模块位于同一片FPGA芯片内，所述的FPGA芯片和本地存储器构成信 号处理FPGA单元。其中，所述的数据接口 FPGA单元包括N个数据接收模块，与所述的N个信号处理FPGA单元一一对应地连接，用于分别 接收所述的N个信号处理FPGA单元发送的有效波束形成结果数据；优选采用串行数据传输 协议完成数据的传输，以减少数据传输所需的FPGA管脚资源消耗，简化系统硬件连接的设 计。数据通道切换模块，用于根据当前的通道优先级，切换来自N个数据接收模块的 有效波束形成结果数据，任一时刻最多有一个数据接收模块对应的通道被选中并进行数据 传输，未选中的数据接收模块对应的通道则处于等待状态而未进行数据传输；第2级带宽控制模块，用于对数据通道切换模块输出的波束形成结果数据进行第 2级带宽控制，在并行的N个信号处理FPGA单元之间进行带宽的动态分配，从而将发送到通 讯处理器的最终数据的总量控制在设定带宽内；处理器数据读取FIFO，用于存储由第2级带宽控制模块输出的波束形成计算结 果；读取请求产生模块，用于监测处理器数据读取FIFO内当前存有的数据量，当数据 量达到设定值后，给出数据读取请求到通讯处理器，通讯处理器接收到该请求即进行一次 数据读取操作；所述的设定值为与通讯处理器约定的一批次处理的数据量，受到接口 FPGA 资源和处理器的性能制约；第二参数接收模块，用于接收通讯处理器设定的带宽控制参数，包括当前设定带 宽、带宽控制逻辑内部相关的参数等，并提供给第2级带宽控制模块；处理器数据读写接口，用于通讯处理器与数据接口 FPGA单元中的处理器数据读 取FIFO、读取请求产生模块和第二参数接收模块之间进行数据读写交互，与通讯处理器自 身的标准数据接口兼容。其中，所述的通讯处理器采用嵌入式处理器。其中，所述的第1级带宽控制模块和第2级带宽控制模块，可以为现有技术中的带 宽控制模块，也可以是为以下优选的技术方案。所述的第1级带宽控制模块和第2级带宽控制模块，包括阈值比较单元，用于比较当前波束形成结果的强度值和阈值，得到比较差值；和判 断该强度是否超过预设的波束形成强度最小值，得到判断结果；所述的预设的波束形成强 度最小值略大于环境噪声的强度值，一般为环境噪声的强度值的2 4倍，该值远小于初始 阈值或调整步骤中的阈值；允许存储总量计算单元，用于根据当前波束形成结果的坐标，计算本帧波束形成 结果中，在当前坐标位置及该坐标位置以前的空间内，允许被存储的波束形成结果总量；所 述的当前坐标位置及该坐标位置以前的空间是指与探测器之间的物理距离不超过该坐标 位置的探测空间；实际已存储总量统计单元，用于统计在本帧波束形成结果中在当前坐标位置已经 被存储的波束形成结果总量；存储总量比较单元，用于实时地比较所述的在当前坐标位置允许被存储的波束形 成结果总量和已经被存储的波束形成结果总量，得到比较结果；阈值调整单元，用于根据所述的存储总量比较单本文档来自技高网...
【技术保护点】
１．一种基于多ＦＰＧＡ的波束形成器输出数据带宽控制装置，其特征在于，包括：Ｎ个初级带宽控制单元，位于Ｎ个信号处理ＦＰＧＡ单元中，与Ｎ个并行波束形成计算模块一一对应，用于分别对每个并行波束形成计算模块输出的波束形成结果进行带宽控制，得到在系统带宽允许量以内的有效波束形成结果数据，并发送到数据接口ＦＰＧＡ单元；一个数据接口ＦＰＧＡ单元，为次级带宽控制单元，用于从Ｎ个信号处理ＦＰＧＡ单元中接收所述的有效波束形成结果数据，并对接收到的有效波束形成结果数据进行带宽控制，将数据总量控制在系统设定的带宽以内，得到在系统带宽允许量以内的最优波束形成结果数据，作为整个波束形成器输出最终数据，并传输到通讯处理器；一个通讯处理器，用于通过自身的标准数据读写接口，从数据接口ＦＰＧＡ单元读取整个波束形成器输出最终数据，并传输或存储到后续处理设备。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈耀武，田翔，蒋荣欣，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。