基于FPGA设计的数字幅频均衡功率放大器制造技术

本实用新型专利技术提供一种数字幅频均衡功率放大器包括前置放大单元、D类功率放大单元、A/D转换单元、D/A转换单元、FPGA，前置放大单元与A/D转换单元相连，A/D转换单元能够接收前置放大单元输入的模拟音频信号；FPGA与A/D转换单元相连，A/D转换单元能够在FPGA的控制下，将模拟音频信号转换为数字音频信号后，将数字音频信号输入FPGA；D/A转换单元与FPGA相连，D/A转换单元能够在FPGA的控制下，将数字音频信号转换为模拟音频信号后，将模拟音频信号输入D类功率放大单元。本实有新型通过一片FPGA芯片即可实现数字音频信号的实时采集和滤波，减少了电路元件和电路板的面积，不仅降低了功耗，节约了成本，具有较高的性价比；并且实现多滤波器复用。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种数字幅频均衡功率放大器，具体地说是基于FPGA设计的数字幅频均衡功率放大器。
技术介绍
音频均衡器是专业音响处理设备之一，其核心部分是连续的多频段带通滤波系统。目前市场上均衡器的滤波器多采用由分立元件和运算放大器构成的模拟滤波器，其性能与器件的精度、温度变化特性密切相关。高性能音频滤波器需要大量非标准的高精度阻容器件，制造成本较高；同时多频段滤波需要设计多个滤波器，占用电路板面积大，运放消耗的功率较大。现场可编程门阵列(FPGA，英文名称为Field-Programmable Gate Array)，它是在 PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。具有设计灵活，开发周期短，可根据需要订制IP核，易于升级和扩展的优点，成为设计嵌入式系统的主要技术手段之一。专利技术的内容有鉴于此，本技术的目的是，提供一种基于FPGA设计数字幅频均衡功率放大器，将音频处理技术与FPGA技术结合，实现音频信号的实时采集、滤波、放大，采用FPGA技术实现高性能数字带通滤波功能。为了实现上述目的，本技术采用如下技术方案—种数字幅频均衡功率放大器包括前置放大单元、D类功率放大单元，其特征在于所述数字幅频均衡功率放大器还包括A/D转换单元、D/A转换单元、FPGA，其中所述前置放大单元与所述A/D转换单元相连，所述A/D转换单元能够接收所述前置放大单元输入的模拟音频信号；所述FPGA与所述A/D转换单元相连，所述A/D转换单元能够在所述FPGA 的控制下，将模拟音频信号转换为数字音频信号后，将数字音频信号输入所述FPGA ；所述 D/A转换单元与所述FPGA相连，所述D/A转换单元能够在所述FPGA的控制下，将数字音频信号转换为模拟音频信号后，将模拟音频信号输入所述D类功率放大单元。优选的，所述FPGA的内部模块包括数据存储器、地址发生器、控制电路、滤波器组；其中所述FPGA的内部连接关系为所述控制电路分别与滤波器组、地址发生器相连； 所述地址发生器与数据存储器相连；数据存储器与滤波器组相连；所述FPGA的内部模块对外连接关系为所述数据存储器连接所述A/D转换单元，所述地址发生器连接所述A/D转换单元，所述滤波器组连接所述D/A转换单元，所述控制电路连接所述D/A转换单元。优选的，所述FPGA的滤波器组包括高通滤波器和低通滤波器。本技术有益效果是本实有新型通过一片FPGA芯片即可实现数字音频信号的实时采集和滤波，减少了电路元件和电路板的面积，不仅降低了功耗，而且节约了成本， 具有较高的性价比；可以根据需要订制IP核，实现多滤波器复用。附图说明图1是本技术实施例提供的数字幅频均衡功率放大器电路框图。图2是本技术施例提供的数字幅频均衡功率放大器的前置放大单元与A/D转换单元的电路原理图。图3是本技术施例提供的数字幅频均衡功率放大器的FPGA内部结构原理框图。图4是本技术施例提供的数字幅频均衡功率放大器的D/A转换单元的电路原理图。具体实施方式为了使本领域技术人员更好地理解及实现本技术，以下结合附图和具体实施例对本技术的具体实施方式做详细的说明，本技术的保护范围并不局限于具体实施例所述的范围。如图1所示，本实施例提供的基于FPGA设计的数字幅频均衡功率放大器以FPGA3 为核心芯片，完成音频信号的采集及数字带通滤波。FGPA3通过与前置放大单元1、A/D转换单元2、D/A转换单元4、D类功率放大器5的联合应用，最终实现对输入音频信号的幅频均衡功率放大。如图2所示，前置放大单元1主要由运算放大器Ul及外围电路组成，运算放大器 Ul选用低噪、精密运放0P27 ；A/D转换单元2主要由模数转换芯片Dl及外围电路组成，模数转换芯片选用TLC5510，运算放大器Ul的输出端与模数转换芯片Dl的管脚ANALOG IN相连。FPGA3的内部结构如图1所示，FPGA3的内部模块包括数据存储器31、滤波器组 32、地址发生器33、控制电路34。FPGA3的内部连接关系为控制电路34分别与滤波器组32、地址发生器33相连； 地址发生器33与数据存储器31相连；数据存储器31与滤波器组32相连。FPGA3对外连接关系为数据存储器31连接A/D转换单元2，地址发器33连接A/ D转换单元2，滤波器组32连接D/A转换单元4，控制电路34连接D/A转换单元4。本实施例的FPGA3选用Altera公司的EP2C5系列芯片，其内部结构原理框图如图 3所示。其中地址发生器33和数据存储器31控制A/D转换单元2的时序及采样数据的存储，地址发生器33的时钟CLK与A/D转换单元2的采样时钟为同一时钟。在CLK上升沿启动A/D转换，同时FPGA3内部RAM地址线加1，在CLK下降沿A/D转换完成，并将转换完成的数据存入数据存储器31中。如图2、图3所示数据存储器31的data[7-0]管脚与A/D转换单元2的D1-D8管脚一一对应连接；地址发生器33的CLK管脚与A/D转换单元2的clock 管脚相连。FPGA3的highly和f ir32分别为1 阶高通滤波器和32阶低通滤波器，组成滤波器组32。滤波器组32设计时首先利用Matlab的Simulink工具箱，根据通带频率及滤波性能要求，确定滤波器的阶数和参数。将滤波器参数经数字量化后，存入滤波模块内部的参数寄存器中，进行数字信号处理。在实际音频信号幅频均衡的过程中，可以事先在FPGA3内部存入多组通带频率不同的滤波器参数，通过外部频率选择开关，将相应的滤波器参数载入数字滤波器参数寄存器，即完成了滤波器的配置。这种动态配置滤波器的方法极大减小了系统的硬件开销，增强了系统的灵活性。如图4所示D/A转换单元4的模数转换芯片D2选用THS5651A，其外围电路如图4 所示。转换的电流经高速运放D3变换成电压量，高速运放D3选用THS4001，高速运放D3将经幅值均衡后的数字量变成模拟电压。为改善输出信号的波形，可在后面增加二阶有源巴特沃斯低通滤波器。FPGA3的滤波器组32的y[0-7]数据输出管脚与D/A转换单元的D9-D0 管脚连接。高速运放D3的OUT管脚与D类功率放大器连接，将D/A转换单元4输出的模拟音频信号传输至D类功率放大单元进行放大，由于D类放大器属于现有技术，为了避免赘述本文将不进行描述。本文档来自技高网...

【技术保护点】
１．一种数字幅频均衡功率放大器包括前置放大单元、Ｄ类功率放大单元，其特征在于：所述数字幅频均衡功率放大器还包括Ａ／Ｄ转换单元、Ｄ／Ａ转换单元、ＦＰＧＡ，其中：所述前置放大单元与所述Ａ／Ｄ转换单元相连，所述Ａ／Ｄ转换单元能够接收所述前置放大单元输入的模拟音频信号；所述ＦＰＧＡ与所述Ａ／Ｄ转换单元相连，所述Ａ／Ｄ转换单元能够在所述ＦＰＧＡ的控制下，将模拟音频信号转换为数字音频信号后，将数字音频信号输入所述ＦＰＧＡ；所述Ｄ／Ａ转换单元与所述ＦＰＧＡ相连，所述Ｄ／Ａ转换单元能够在所述ＦＰＧＡ的控制下，将数字音频信号转换为模拟音频信号后，将模拟音频信号输入所述Ｄ类功率放大单元。

【技术特征摘要】
1.一种数字幅频均衡功率放大器包括前置放大单元、D类功率放大单元，其特征在于 所述数字幅频均衡功率放大器还包括A/D转换单元、D/A转换单元、FPGA，其中所述前置放大单元与所述A/D转换单元相连，所述A/D转换单元能够接收所述前置放大单元输入的模拟音频信号；所述FPGA与所述A/D转换单元相连，所述A/D转换单元能够在所述FPGA的控制下，将模拟音频信号转换为数字音频信号后，将数字音频信号输入所述FPGA ；所述D/A转换单元与所述FPGA相连，所述D/A转换单元能够在所述FPGA的控制下，将数字音频信号转换为模拟音频信号后，将模拟音频信号输入所述D...

【专利技术属性】
技术研发人员：薛严冰，赵明国，
申请(专利权)人：大连交通大学，
类型：实用新型
国别省市：91