铜互连结构的形成方法及用于该方法的ＣＭＰ设备技术

本发明专利技术提供了一种铜互连结构的形成方法及用于该方法的ＣＭＰ设备，该方法包括以下步骤：提供由铜化学机械研磨法获得的硅片（８），所述硅片（８）具有硅衬底（１０）和覆盖在该硅衬底（１０）上的层间介质层（１２），该层间介质层（１２）具有开口向上的互连槽和／或通孔，且所述互连槽和／或通孔内镶嵌有铜金属（１８），所述铜金属（１８）与所述层间介质层（１２）之间具有扩散阻挡层（１４），其中，所述层间介质层（１２）由介电常数为２．２－２．７５的介电材料构成；对所述硅片（８）进行退火；冷却后，形成所述铜互连结构。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造方法，具体地说，涉及可改善器件稳定性的多层铜互 连结构的形成方法。本专利技术还涉及用于实施该方法的CMP设备。
技术介绍
随着集成电路制造工艺的发展，对于半导体器件的集成密度的要求日益增高。随 着上个世纪70年代将多层金属化技术引入到集成电路制造工艺中，半导体晶片的垂直空 间得到了有效的利用，并显著提高了器件的集成度。金属化是芯片制造过程中在绝缘介质 薄膜上淀积金属薄膜以及随后刻印图形以便形成互连金属线和集成电路的孔填充塞的过 程。对于例如硅、铝和钨等传统的金属，一般采用干法刻蚀来刻印图形。为了减少金属互连的电阻率以降低信号延迟，业界已使用铜来替代铝作为基本的 导电金属。但由于铜的刻蚀非常困难，无法用普通的刻蚀方法进行处理，业界开发了(单或 双)大马士革法来形成铜互连。一种简单的大马士革法是先在硅衬底上形成介质层(例 如通过PEVCD形成的SiO2)，再对介质层进行平坦化，通过光刻形成图形，然后在介质层上刻 蚀用于通孔或连接金属线的孔或沟，再在沟中淀积金属层，对该金属层进行平坦化直至其 平面与介质层表面齐平以形成金属互连。其中，介质层和金属层的平坦化一般采用化学机 械研磨(CMP)方法。在形成金属互连时，一般还需要在介质层与金属层之间设置扩散阻挡 层(例如使用Ta)，以阻止硅与金属之间的扩散而导致结短路，并作为研磨阻挡层。在对金 属层进行平坦化时，需要同时研磨去除介质层上的该阻挡层。在目前的集成电路制造工艺中，CMP技术是最常用的一种全面平坦化技术。CMP技 术需要使用具有研磨性和腐蚀性的研磨浆液，并配合使用研磨垫和支撑环，通过综合利用 化学作用和机械作用，对半导体硅片进行研磨。CMP设备是采用将一个研磨垫设置在转盘的 表面，通过硅片与研磨垫之间的相对运动来平坦化硅片表面。大多数的生产性CMP设备都 有多个转盘和研磨垫，以适应研磨不同材料的需要。在研磨时，该设备在硅片与研磨垫之间 供应磨料，并同时对衬底的背面施加压力，以将衬底压在研磨垫上进行相对运动。图1表示了一个典型的铜CMP工艺中包括的三个步骤，其中10表示硅衬底，其表 面具有介质层12，该介质层12上具有开口向上的互连槽和/或通孔，14表示扩散阻挡层， 16表示填充在互连槽和/或通孔内并覆盖在整个硅片表面上的铜金属层，6表示初始的硅 片整体结构。首先，在第一转盘上以比较高的研磨速率(即材料被去除的速度)除去大块 的铜，以使铜厚度达到目标值(例如2000 3000埃)，即获得图1中的第二种层结构，其 次，在第二转盘上以低研磨速率对铜金属层16进行研磨，以除去扩散阻挡层14上不希望有 的铜金属，从而露出扩散阻挡层14，即获得图中的第三种层结构；最后，在第三转盘上对扩 散阻挡层14进行研磨，以除去扩散阻挡层14而露出硅衬底10上的介质层12，即获得图1 中的硅片8 (铜互连结构)，该硅片8具有硅衬底10和覆盖在该硅衬底10上的层间介质层 12，该层间介质层12具有开口向上的互连槽和/或通孔，且所述互连槽和/或通孔内镶嵌 有铜金属18，所述铜金属18与所述层间介质层12之间具有扩散阻挡层14。图2显示了一种典型的CMP设备，其中，1、2和3分别表示以上所用的第一转盘、第二转盘和第三转盘。在获得图1中第四种层结构之后，可以在硅衬底10的上表面(包括介质层12和 铜金属18以及局部的扩散阻挡层14)上依次形成例如SiN层等阻挡层和钝化层，然后在上 表面上继续实施新一轮的介质淀积和铜互连工艺，如此重复上述步骤，即可以在不同层次 上用铜线连通芯片上的各器件。其中，由于层间介质内存在的移动铜离子会引起场阈值电 压的改变，导致绝缘失效，因此有必要在铜金属层上形成上述阻挡层以防止铜向上层的介 质层扩散。除了使用以上的铜互连工艺以外，在制造深亚微米(例如65nm以下的逻辑器件) 的线宽时，由于关键尺寸不断缩小，还需要以低介电常数(κ )层间介质(ILD)来代替κ值 较高的SiO2 (PECVD SiO2W κ值约为4. 1-4.3)作为介质层的材料，以减少因寄生电容而导 致的信号延迟(阻容延迟)。因此，大马士革工艺中由镶嵌有铜金属的低κ薄膜组成的多 层互连结构已被确认为是下一代技术。该技术中所用的低κ材料主要分为无机和聚合物两类，其中，例如掺杂二氧化 硅、纳米二氧化硅等无机材料因半导体加工兼容性(例如热稳定性)较好，已被广泛应用。然而，在目前的由铜/低κ材料构成的多层互连结构中，仍然存在例如击穿电压 低等可靠性方面的问题，其器件稳定性仍有待进一步改善，因而仍有必要对由铜/低κ材 料构成的多层互连结构的形成方法进行改进。
技术实现思路
在本申请的
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式 部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技 术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决上述问题，本专利技术提供了一种经改进的铜互连结构形成方法，该方法可 以有效改善铜/低K材料组成的多层互连结构的可靠性，从而有效提高成品率和器件稳定 性。本专利技术还提供了用于实施该方法的设备。本专利技术的第一方案是一种铜互连结构的形成方法，该方法包括以下步骤提供由铜化学机械研磨法获得的硅片8，所述硅片8具有硅衬底10和覆盖在该硅 衬底10上的层间介质层12，该层间介质层12具有开口向上的互连槽和/或通孔，且所述互 连槽内和/或通孔镶嵌有铜金属18，所述铜金属18与所述层间介质层12之间具有扩散阻 挡层14，其中，所述层间介质层12由介电常数为2. 2-2. 75的介电材料构成；对所述硅片8进行退火；和冷却后，形成所述铜互连结构；其中，所述退火的条件是温度为300-450°C，时间为10_25秒，腔室压力为3_8 托。本专利技术的第二方案是如第一方案所述的方法，其中，所述扩散阻挡层14由Ta、 TiN、TaN 或 WN 构成。本专利技术的第三方案是如第一或第二方案所述的方法，其中，所述介电材料为黑钻 石、掺碳二氧化硅、纳米孔二氧化硅或氟碳化合物。4本专利技术的第四方案是如第一至第三方案中任一方案所述的方法，其中，所述铜化 学机械研磨法包括以下步骤a)提供未经化学机械研磨的初始硅片6，该硅片6具有硅衬底10、层间介质层12、 覆盖在层间介质层12及其互连槽和/或通孔的表面上的扩散阻挡层14和填充在所述互连 槽和/或通孔内并构成硅片6的整个上表面的铜金属层16，而且所述扩散阻挡层14设置在 所述层间介质层12与所述铜金属层16之间；b)对所述硅片6进行退火，然后冷却；和c)对经过退火的所述硅片6进行化学机械研磨，以获得硅片8，其中，所述退火的条件是温度为130-220°C，时间为10_25秒，腔室压力为3_8 托。本专利技术的第五方案提供了用于实施上述方案中任一方案所述的方法的化学机械 研磨设备，其特征在于，该设备具有至少一个退火腔。根据本专利技术的第一方案，可以提高该硅片的层间介质层的击穿电压，延长器件的 使用寿命，从而改善器件稳定性。根据本专利技术的第二方案，可以改善器件稳定性，同时，可阻止铜扩散进行硅衬底或 层间介质，提高铜金属与层间介质之间的附着性。根据本专利技术的第三方案，可改善层间介质层的热稳定性，改善本文档来自技高网...

【技术保护点】
１．一种铜互连结构的形成方法，该方法包括以下步骤：提供由铜化学机械研磨法获得的硅片（８），所述硅片（８）具有硅衬底（１０）和覆盖在该硅衬底（１０）上的层间介质层（１２），该层间介质层（１２）具有开口向上的互连槽和／或通孔，且所述互连槽和／或通孔内镶嵌有铜金属（１８），所述铜金属（１８）与所述层间介质层（１２）之间具有扩散阻挡层（１４），其中，所述层间介质层（１２）由介电常数为２．２－２．７５的介电材料构成；对所述硅片（８）进行退火；和冷却后，形成所述铜互连结构；其中，所述退火的条件是：温度为３００－４５０℃，时间为１０－２５秒，腔室压力为３－８托。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓武锋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]