一种数字频率合成器制造技术

本发明专利技术涉及一种数字频率合成器，包括：可变数字振荡单元：用于在控制信号的作用下产生输出时钟信号；控制信号产生单元：用于接受外部输入的参考时钟信号，比较所述参考时钟信号和所述输出时钟信号而得到控制信号，输送所述控制信号到所述可变数字振荡器使其产生输出时钟信号经过D次分频后与所述参考时钟信号经过M次分频后具有相同的频率和相位。实施本发明专利技术的数字频率合成器，具有以下有益效果：由于采用了基于可变延迟线技术的振荡器，不存在模拟器件，例如、电荷泵、压控振荡器等，其振荡器的体积可以大为缩小；而由于全部采用数字元件形成整个频率合成器，使得其功耗也较小。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，更具体地说，涉及一种数字频率合成器。
技术介绍
时钟信号广泛地应用在板级电路系统以及集成电路中的数字电路部分，例如现场 可编程门阵列逻辑和微控制器。而随着数字集成电路规模的扩大，系统时钟布局会变得越 来越复杂，同一系统中可能需要多个不同频率的时钟驱动系统中不同模块。如果为每个时 钟信号独立地配置一个时钟产生电路，就会消耗大量的芯片或者电路板的面积去实现多个 时钟的产生。因此，绝大多数的数字系统都会利用一个参考时钟输入，对参考时钟进行分频 或者倍频处理得到多个不同频率的时钟。而频率合成器就是实现时钟信号的分频功能和倍 频功能的电路系统。现有的频率合成器通常接受一个参考时钟输入，同时产生一个输出时钟信号。输 出时钟的频率与参考时钟频率成一定的比例关系。一般来讲，频率合成器包括时钟分频器、 鉴频鉴相器、电荷泵以及压控振荡器组成。时钟分频器对参考时钟进行分频并输出分频参 考时钟。分频参考时钟的频率是参考时钟频率的D分之一。类似地，分频器也对反馈时钟 进行M分频，产生分频反馈时钟。分频反馈时钟的频率为反馈时钟的M分之一。鉴频鉴相 器比较分频参考时钟与分频反馈时钟的频率以及(相位)。当分频反馈时钟的频率高于分频 参考频率，鉴频鉴相器就会控制电荷泵减小输入至压控振荡器的控制电压，从而减小输出 时钟的频率；当分频反馈时钟的频率低于分频参考频率，鉴频鉴相器就会控制电荷泵增大 输入至压控振荡器的控制电压，从而提高输出时钟的频率。直到分频反馈时钟的频率等于 分频参考频率，频率合成器的控制环路锁定。此时，由于分频反馈时钟和分频参考时钟分别 是输出时钟和输入参考时钟的M分频和D分频输出，因此频率合成器的输出时钟频率与参 考时钟频率之比为M/D。但是现有的模拟频率合成器具有面积较大的模拟器件(如电荷泵、 压控振荡器)、功耗高等缺陷。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的上述面积较大、功耗较高的缺陷， 提供一种面积较小、功耗较低的数字频率合成器。本专利技术解决其技术问题所采用的技术方案是构造一种数字频率合成器，包括 可变数字振荡单元用于在控制信号的作用下产生输出时钟信号；控制信号产生单元用于接受外部输入的参考时钟信号，比较所述参考时钟信号和所 述输出时钟信号而得到控制信号，输送所述控制信号到所述可变数字振荡器使其产生输出 时钟信号经过M次分频后与所述参考时钟信号经过D次分频后具有相同的频率和相位。在本专利技术所述的数字频率合成器中，所述可变数字振荡单元为采用可调节的延迟 线调节其输出的输出时钟的频率和相位的延迟线振荡器。在本专利技术所述的数字频率合成器中，所述延迟线振荡器包括双输入边沿触发的RS触发器、其输入端与所述RS触发器输出端连接的并将其输出作为所述RS触发器的输入的 可变延迟线以及为所述可变延迟线供电的低压降稳压器；所述RS触发器包括R端第一输 入、R端第二输入、S端第一输入和S端第二输入，其中所述S端第一输入的输入信号为参考 时钟，S端第二输入的输入信号为通过反相器变换的所述可变延迟线输出信号，所述R端第 一输入为所述可变延迟线输出信号，所述R端第二输入接地。在本专利技术所述的数字频率合成器中，所述可变延迟线包括串接的低精度延迟线和 修正电路，所述低精度延迟线和修正电路分别接受所述控制信号产生单元输出的控制信号 的控制。在本专利技术所述的数字频率合成器中，所述可配置低电压稳压器包括并接在其电压 输出端与地之间的、受所述控制信号产生单元输出的控制信号控制以微调输出电压值的反 馈电阻网络。在本专利技术所述的数字频率合成器中，所述控制信号产生单元进一步包括 频率变换模块用于将接收到的时钟信号进行分频，并将分频后的时钟信号输出； 比较模块用于比较所述频率变换模块输出的时钟信号，并将比较结果输出； 振荡器控制电路用于依据所述比较模块的输出信号，产生用于控制所述可变数字振荡单元的输出时钟频率的控制信号；控制时钟选择器用于选择输入到所述比较模块和振荡控制电路的时钟来源。在本专利技术所述的数字频率合成器中，所述频率变换模块进一步包括用于将所述输 出时钟信号进行M分频的第一时钟分频器和用于将所述参考时钟信号进行D分频的第二时 钟分频器；所述第一、第二时钟分频器的输出分别连接到所述比较模块。在本专利技术所述的数字频率合成器中，所述比较模块包括用于比较所述第一、第二 时钟分频器输出的频率，并将比较结果输出到所述振荡器控制电路产生控制信号控制所述 振荡器输出时钟频率的初始化电路以及用于比较所述第一、第二时钟分频器输出的相位， 并将比较结果输出到所述振荡器控制电路产生控制信号控制所述振荡器输出时钟频率的 相位比较器。在本专利技术所述的数字频率合成器中，所述比较模块还包括用于控制所述振荡器相 位使得其输出的输出时钟与参考时钟的相位相同的停止/重启电路。在本专利技术所述的数字频率合成器中，所述振荡控制电路包括延迟线微调控制器、 延迟线寄存器和累加器；所述延迟线寄存器接受所述初始化电路的输出并在所述延迟线微 调控制器输出的进位或借位信号控制下，产生输出信号到所述累加器；所述累加器还接受 所述延迟线微调控制器输出的微调控制信号，并产生控制信号输出到所述可变数字振荡单兀。实施本专利技术的数字频率合成器，具有以下有益效果由于采用了基于可变延迟线 技术的振荡器，不存在模拟器件，例如、电荷泵、压控振荡器等，其振荡器的体积可以大为缩 小；而由于全部采用数字元件形成整个频率合成器，使得其功耗也较小。附图说明图1是本专利技术一种数字频率合成器实施例中频率合成器的结构示意图； 图2是所述实施例中延迟线振荡器的结构示意图；图3是所述实施例中低压降稳压器结构示意图； 图4是所述实施例中初始化电路结构示意图； 图5是所述实施例中振荡控制电路结构示意图； 图6是所述实施例中延迟线微调控制器结构示意图。具体实施例方式下面将结合附图对本专利技术实施例作进一步说明。如图1所示，在本专利技术的一种数字频率合成器的实施例中，该数字频率合成器包 括可变数字振荡单元1和控制信号产生单元2，其中，上述可变数字振荡单元1用于在控制 信号的作用下产生输出时钟信号，而控制信号产生单元2则用于接受外部输入的参考时钟 信号，比较参考时钟信号和上述输出时钟信号而得到控制信号，输送所述控制信号到所述 可变数字振荡器使其产生输出时钟信号经过M次分频后与所述参考时钟信号经过D次分频 后具有相同的频率和相位，简言之，控制信号产生单元2为产生合格的输出时钟信号对上 述参考时钟和输出时钟(反馈回来的)比较并得到控制信号，并将这些控制信号输送到上述 可变数字振荡单元1。在本实施例中，上述控制信号产生单元2由频率变换模块21、比较模 块22、振荡器控制电路23以及控制时钟选择器M组成，其中频率变换模块21用于将接收 到的时钟信号进行分频，并将转换后的时钟信号输出；比较模块22用于比较频率变换模块 21输出的时钟信号，并将比较结果输出；振荡器控制电路23用于依据比较模块22的输出 信号，产生用于控制可变数字振荡单元1的输出时钟频率的控制信号；而控制时钟选择器 24用于选择输入到比较模块22和振荡控制电路23的时钟来源。更进一步地，上述频率变 换模块21包括将输出时钟信号进行M分频的第一时钟分频器211和用于将参考时钟信号本文档来自技高网...

【技术保护点】
１．一种数字频率合成器，其特征在于，包括：可变数字振荡单元：用于在控制信号的作用下产生输出时钟信号；控制信号产生单元：用于接受外部输入的参考时钟信号，比较所述参考时钟信号和所述输出时钟信号而得到控制信号，输送所述控制信号到所述可变数字振荡器使其产生输出时钟信号经过Ｍ次分频后与所述参考时钟信号经过Ｄ次分频后具有相同的频率和相位。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘宇陶，何文明，
申请(专利权)人：深圳市国微电子股份有限公司，
类型：发明
国别省市：94