栅控整流器制造技术

本实用新型专利技术是一种栅控整流器，该栅控整流器包含一线电压极性检测电路、一固定电压源、一驱动电路与一栅控晶体管。该线电压极性检测电路检测线电压的极性且控制该驱动电路以导通或截止该栅控晶体管。该栅控晶体管可为一金属氧化物半导体场效应晶体管具有一栅极、一源极与一漏极或一绝缘栅双极晶体管具有一栅极、一发射极与一集电极。该固定电压源由外部电路提供或感应且被参考至该金属氧化物半导体场效应晶体管的该源极或该绝缘栅双极晶体管的该发射极。由于较低的导通损失，此栅控整流器可被应用于整流电路以提高整流效率从而克服传统的二极管整流器通常苦于较高的导通损失的缺点。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
本技术有关一种栅控整流器以提高整流效率。
技术介绍
已知的整流电路(rectification circuits)利用二极管(diodes)的单向导通 (unidirectional conduction)特性将交流弦波电压(AC sinusoidal voltage)整流 成直流脉波电压(DC pulsating voltage)。例如，图1为半波整流电路(half-wave rectification circuit);图2A、 2B、 3A与3B为全波整流电路(full-wave rectification circuit);其中，L与N分别为火线(line)与中性线(neutral) ; T1与T2为隔 离变压器(isolation transformers); D0、 D1 、 D2与D3为整流二极管(rectification diodes) ; BD1与BD2为桥式二极管(bridge diodes) ; RO为负载电阻(load resistors)。二极管整流器通常苦于较高的导通损失(conduction loss)。
技术实现思路
本技术的目的是提供一种栅控整流器以降低导通损失且提高整流效率。 本技术的栅控整流器包含一线电压(line voltage)极性检测电路、 一固 定电压源、 一驱动电路与一栅控晶体管。该栅控晶体管可为一金属氧化物半导体场效应晶体管(MOSFET)或一绝缘 栅双极晶体管(IGBT)。若负载为电阻性(resistive)，该栅控晶体管可为一双向 MOSFET (BMOS)、 一单向MOSFET (UMOS)或一 IGBT。若负载为电容性 (capacitive)，该栅控晶体管须为一 UMOS或一 IGBT。该固定电压源由外部电 路提供或感应且被参考至该MOSFET的源极或该IGBT的发射极。该线电压极性 检测电路检测线电压的极性且控制该驱动电路以导通或截止该栅控晶体管。本技术的栅控整流器，其优点是可以离散零件(discrete components) 或集成电路(integrated circuits)实现，可被应用于整流电路以降低导通损失且提 高整流效率。附图说明图1为已知的半波整流器的电路图。图2A、 2B、 3A与3B为已知的全波整流器的电路图。图4、 5A、 5B、 6A、 6B与6C为根据本技术的NMOS整流器的电路图。图7A与图7B为根据本技术的第一实施例的NMOS驱动结构电路示意图。图8为根据本技术的第二实施例的NMOS驱动结构电路示意图。 图9为根据本技术的第三实施例的NMOS驱动结构电路示意图。 图10为根据本技术的第四实施例的NMOS驱动结构电路示意图。具体实施方式一般而言，二极管、UMOS与绝缘栅双极晶体管(Insulated Gate Bipolar Transistor, IGBT)具有单向导通(unidirectional conduction)的特性但BMOS具 有双向导通(bidirectional conduction)的特性。在图6B中负载R0为电阻性，栅 控晶体管可为BMOS Q0、 Q1、 Q2与Q3、 UMOS或IGBT。在图6C中负载C7 为电容性，栅控晶体管须为UMOS U0、 U1、 U2与U3或IGBT。本技术中的 栅控晶体管可为但不受限于(canbebutnotlimitedto) NMOS。为便于说明，本 文假设该栅控晶体管为NMOS且线电压源为单相(single-phase)。以NMOS取代整流电路中的二极管须满足两个条件(1)该NMOS的本体 二极管(body diode)与该二极管同向(in the same direction);图4、图5A、 图5B、图6A与图6B分别对应于图1、图2A、图2B、图3A与图3B。 (2)该 NMOS须被一驱动结构正确地驱动以维持与二极管相同的导通特性；本技术 所揭示的驱动结构示于图7A、图7B、图8、图9与图10。须强调栅控整流器的应用于整流电路可为但不受限于单相整流电路诸如图4、 图5A、图5B、图6A、图6B与图6C且可被推广至两相(two-phase)或三相 (three-phase)整流电路等等。图7A为根据本技术的第一实施例的NMOS驱动结构电路示意图，其中 NMOS整流器35具有五个外部接脚(external pins): —火线L、 一中性线N、 —固定电压VCC、 一参考端REF与一漏极端D且包含四个内部方块(internal blocks): —线电压极性检测电路40、 一固定电压源44a、 一驱动电路42a与一 栅控晶体管46a。该栅控晶体管46a包含一NMOSQ0且具有一栅极(Gate) G、 一源极(Source) S与一漏极(Drain) D。该固定电压源44a由外部电路(external circuits)提供(supplied)或感应(induced)以供应一直流定电压(DC constant voltage) VCC给该驱动电路42a。因该NMOS QO的导通或截止取决于栅极与源 极间的相对电位差(relative potential difference)，故VCC必须被参考至(referred to)该NMOS QO的源极不论源极电位为何。须强调在本技术中该线电压极性 检测电路40与该驱动电路42a间的通信(communication)可为但不受限于光耦 合、磁耦合等等。为简化说明，根据本技术的所有实施例以光耦合实现。该线 电压极性检测电路40中的光二极管(optodiode) U1A与该驱动电路42a中的光 敏晶体管(optotransistor) U1B分别为光发射器(optotransmitter)与光接收器 (optoreceiver)。该线电压极性检测电路40，其包含一限流电阻F^与一光二极管(optodiode) U1A，用以检测线电压的极性且发射一光控制信号(optical control signal)至该驱 动电路42a。于正半周期(positive half cycles)，该光二极管U1A受线电压顺偏 (forward-biased)而导通；线电流可流经该光二极管U1A;该光二极管U1A受 线电流激励(excited)而发光。于负半周期(negative half cycles)，该光二极管 U1A受线电压逆偏(reverse-biased)而截止；线电流无法流经该光二极管U1A; 该光二极管U1A未受线电流激励而不发光。该驱动电路42a，其包含一光敏晶体管U1B与一第一电阻R1，用以接收来 自该线电压极性检测电路40的一光控制信号且驱动该NMOS Q0。于正半周期， 该光敏晶体管U1B受光控制信号激励而导通；驱动电流可流经该第一电阻R1; 该NMOSQO受驱动电压(driving voltage)驱动而导通。于负半周期，该光敏晶 体管U1B未受光控制信号激励而截止；驱动电流无法流经该第一电阻R1;该 NMOS QO未受驱动电压驱动而截止。因图7B中的光二极管U2A与图7A中的光二极管U1A反向(in the opposite directi本文档来自技高网...

【技术保护点】
一种栅控整流器，其特征在于，包含：　一栅控晶体管具有一栅极、一高压端与一低压端；　一固定电压源，其被参考至该栅控晶体管的该低压端；　一线电压极性检测电路，其包含一限流电阻及一光二极管连接该限流电阻，其中该光二极管检测一线电 压的极性；及　一驱动电路，其受控于该光二极管的检测以决定该栅控晶体管的该高压端与该低压端的通道是否形成。

【技术特征摘要】
1.一种栅控整流器，其特征在于，包含一栅控晶体管具有一栅极、一高压端与一低压端；一固定电压源，其被参考至该栅控晶体管的该低压端；一线电压极性检测电路，其包含一限流电阻及一光二极管连接该限流电阻，其中该光二极管检测一线电压的极性；及一驱动电路，其受控于该光二极管的检测以决定该栅控晶体管的该高压端与该低压端的通道是否形成。2. 根据权利要求1所述的栅控整流器，其特征在于，该驱动电路包含 一光敏晶体管，具有一第一端与一第二端，该第一端连接该固定电压源并对应该光二极管；及一第一电阻连接于该光敏晶体管的该第二端与该低压端之间。3. 根据权利要求2所述的栅控整流器，其特征在于，该驱动电路还包含一图 腾柱电路，该图腾柱电路包含一NPN双极晶体管，具有一基极、 一发射极与一集电极；及 一PNP双极晶体管，具有一基极、 一发射极与一集电极，其中 该NPN双极晶体管的该基极与该PNP双极晶体管的该基极相连接并连接至 该光敏晶体管的第二端与该第一电阻之间，该两发射极相连接并连接至该栅极，该NPN双极晶体管的该集电极连接至该光敏晶体管的该第一端，该PNP双极晶体管的该集电极连接至该低压端。4. 根据权利要求2所述的栅控整流器，其特征在于，该驱动电路还包含一临界开关具有一参考端、 一正极与一负极，该参考端连接至该光敏晶体管的该第二端与该第一电阻之间，该正极连接至该栅控晶体管的该低压端；一 PNP双极晶体管具有一基极、 一发射极与一集电极，该集电极连接该栅极; 一第二电阻跨接于该PNP双极晶体管的该基极与该临界开关的该负极；一第三电阻跨接于该PNP双极...

【专利技术属性】
技术研发人员：王志良，余金生，翁博泰，
申请(专利权)人：洋鑫科技股份有限公司，王志良，
类型：实用新型
国别省市：71[中国|台湾]