于包含铜基（ｃｏｐｐｅｒ－ｂａｓｅｄ）金属化系统之精密半导体器件（２００）中，根据造成相等最终介电层（ｉｄｅｎｔｉｃａｌ?ｆｉｎａｌ?ｄｉｅｌｅｃｔｒｉｃ?１ａｙｅｒ）堆栈（２０３）于下述器件区域中之制造技术，能于器件区（２５０Ｄ）中形成实质上无铝焊块之结构（２１２Ｄ）以及能于测试区（２５０Ｔ）中形成实质上无铝引线键合之结构（２１２Ｔ）。通过决定关于衬底是要变成产品衬底还是用于评估实际半导体器件（２０２Ｄ）之可靠度的测试衬底，而能减少技术步骤数量。举例而言，镍（ｎｉｃｋｅｌ）接触组件能形成于铜基接触区域上方，其中，镍能提供用于引线键合或形成焊块材料于其上的基底。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上系关于集成电路之形成，且尤关于用于设置安排成用于管芯区域 中之直接焊块(solder bump)连接之焊块结构之生产线之后端处理，同时使接合垫(bond pad)之引线键合(wire bonding)能位于如半导体器件之框架(frame)区域之管芯区域之 外侧。
技术介绍
于制造集成电路中，通常需要封装芯片且设置导脚及端点用于连接芯片电路与周 边(periphery)。于一些封装技术中，芯片、芯片封装件或其它适合的单元能通过从所谓的 焊块而形成之焊球(solder ball)来连接，该焊球系形成于至少一单元之对应层上，例如于 微电子(microelectronic)芯片之介电钝化层(passivation layer)上。为求连接微电子 芯片与对应的承载件，而连接两个个别单元之表面，亦即，例如包括复数集成电路及对应的 封装件之微电子芯片系已于其上形成适当的焊垫配置，以于使设置于如微电子芯片之单元 的至少其中之一上之焊块进行回焊(reflow)后电性连接两单元。于其它技术中，可能必须 形成将与对应的焊线连接之焊块，或可能使焊块与另一作用为散热件(heatsink)之衬底 之对应的焊垫区域接触。因此，可能需要形成能分布于整个芯片面积上之大量焊块，从而提 供例如1/0(输入/输出)能力以及需要用于现代微电子芯片之高频应用之所需低电容安 排，其中，该现代微电子芯片通常包含例如微处理器及存储电路等之复杂电路，且/或包含 形成完整复杂电路系统之复数集成电路。于现代集成电路中，如铜及其合金之高导电金属，系用于容纳于器件操作期间遇 到之高电流密度。因此，金属化层能包括由铜或铜合金形成之金属线或通孔(via)，其中，最 后之金属化层可提供用于连接至将形成于铜基(copper-based)接触区域上方之焊块之接 触区域。能根据业已于复杂铝基微处理器中有效用于形成焊块结构之已确立之金属铝来实 施用以形成焊块之后续技术流程中铜之处理(其自身为高度复杂制造时期(phase))。为此 目的，于铜基接触区域上形成适当的阻障层或粘附层，接着形成铝层。随后，根据覆铝接触 区域(aluminum-coveredcontact area)而形成包含辉块之接触层。为求于对应的焊垫上设置数百或数千个机械性稳固之焊块，焊块之附接程序需 要审慎设计，其系因可能仅由于其中之一个焊块故障而使整个器件无法使用之故。为 此理由，一个或多个审慎选择的层大体上系置放于焊块与下方之包含覆铝接触区域 之衬底或晶圆之间。除了重要角色以外，该些于此亦称为块底金属化层(underbump metallizationlayer)之接口层，能扮演赋予焊块充足机械黏着力至下方接触区域 及周围保护材料之角色，该块底金属化层必须进一步符合关于扩散特性(diffusion characteristic)及电流导电率(current conductivity)之需求。关于前者之问题，块底 金属化层必须设置适当的扩散阻障层以防止常为铅(Pb)及锡(Sn)之混合物之焊接材料 (solder material)侵袭芯片的下方金属化层，从而破坏或负面影响其功能性。而且，例如铅之焊接材料迁移至其它可能会因铅之辐射性衰减而大幅影响器件性能之敏感器件区域 (例如，进入介电质内)的情事必须通过块底金属加以有效抑制。关于电流导电率，用作为 焊块与芯片之下方金属化层之间之互连之块底金属，必须呈现出不会不适当增加金属化焊 垫/焊块系统之总电阻值之厚度以及特定电阻值。此外，块底金属将于焊块材料电镀期间 用作为电流分布层(current distribution layer)。电镀目前为较佳的沉积技术，这是因 亦使用于本技艺之焊块材料之物理气相沉积(physical vapor deposition)需要复杂的掩 膜技术，以避免因掩膜与热金属蒸气接触时之热膨胀而导致之任何不对准(misalignment) 之故。而且，于完成沉积技术之后，不伤害焊垫而去除金属掩膜系极为困难的，尤其是当处 理大型晶圆或缩小相邻焊垫间之间距时尤然。如CPU等之进阶半导体器件之复杂度，通常需要准备特定设计的测试结构，用于 评定质量及因此评估制造流程与所用材料之可靠度。做为用于生产线之前端技术之一 个重要范例，可提及场效晶体管之闸极介电质，其质量必须受到监测，以求能评估晶体管 器件之操作行为。相似地，许多生产线之后端技术可能需要彻底监测，例如，电迁移行为 (electromigration behavior)或精密导线结构之大体上由压力导致之降级，尤其当典型 地增加之低k介电材料与如铜等之高导电金属一起使用于导线层时尤然。特定设计的测试 结构为避免消耗珍贵的芯片面积，通常并未设置于实际管芯区内，而是位于如封装前用于 切单(dice)衬底之划线路径(scribe lane)之周边。虽然对于复杂电路而言，经由焊块结 构直接连接管芯区域与适当的承载衬底系较佳技术，然而因测试结构之引线键合至个别封 装件能比直接焊块连接较为价廉且快速，故通常能根据众所公认的引线键合技术来完成测 试结构之组合。而且，于测试结构中，接合垫之间的间距(Pitch)通常可能选择成比焊块之 配置还小。引线键合技术系已广为用于铝基接合垫，而已确立的技术亦有益于形成基于铝的 焊块结构。另一方面，由于在以基于铜而设置(亦可能与低k介电材料结合)之精密金属 化系统中，铝基焊块结构之形成可能导致比直接基于铜基接触区域形成焊块结构之方式更 加复杂之技术流程，故花费巨大努力于生产线后端(back end of line, BE0L)技术中建 立用以避免使用铝之技术技术。然而，由于铜表面之非同构型自身氧化(inhomogeneous self-oxidization)结合广泛腐蚀(extensive corrosion)可能造成高度不可靠的接合连 接，而使于铜接合垫上之接合非常难以达成。为此理由，可能还是企图利用已确立的铝基焊 块结构技术结合众所公认的引线键合技术之架构(infrastructure)，来基于铝制造包含实 际管芯区域及个别测试区域之金属化系统，从而却造成铜基金属化系统之增加的技术复杂 度，如同将参照图Ia至图Id而详加描述者。图Ia系概要说明于进阶制造阶段中习知半导体器件100之剖面图。半导体器件 100包括衬底101，系能于其中已形成而为求便利并未显示于图Ia中之电路组件及其它微 结构特征。而且，该器件100包括一个或多个包含铜基金属线及通孔之金属化层，其中，为 求便利，系显示为最终之金属化层(very last metallization layer) 107，其能包括于其 中已形成第一铜基金属区107D及第二铜基金属区107T之介电材料107A。亦即，金属区 107D及107T能以铜或铜合金形成，且可能结合相关的阻障材料(未显示)，以便抑制介电 材料107A与铜材料之间的任何相互作用(interaction)。金属区107D能按照特定电路配 置而电性连接至代表集成电路之任何电路组件，而金属区107T能代表连接至代表测试结构之个别器件特征之接触区域，以对特定器件性质进行判定，例如，电迁移性能、间极介电 质可靠度等。因此，金属化层10本文档来自技高网...
【技术保护点】
一种方法，包括：在形成于衬底（２０１）上方的最后金属化层（２０７）上方形成最终介电层堆栈（２０３），该最后金属化层包括：连接至包含半导体器件（２０２Ｄ）的器件区（２５０Ｄ）的第一接触区域（２０７Ｄ），以及连接至测试区（２５０Ｔ）的第二接触区域（２０７Ｔ）；图案化该最终介电层堆栈（２０３）以暴露该第一及第二接触区域（２０７Ｄ、２０７Ｔ）；以及在该第一及第二接触区域（２０７Ｄ、２０７Ｔ）上形成金属堆栈（２１２Ｄ、２１２Ｔ），该金属堆栈（２１２Ｄ、２１２Ｔ）的顶部层（２１３、２１４）被配置成能进行引线键合。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：M莱尔，F屈兴迈斯特，S蒂尔巴赫，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。