通信接口的转换方法、系统及串行控制器、电视机技术方案

本发明专利技术公开了一种通信接口的转换方法、系统及串行控制器、电视机，其中，该方法包括：获取并行总线上的并行通信接口的第一地址数据；通过串行控制器将第一地址数据锁存移位为串行总线上的第二地址数据；将第二地址数据传输至串行通信接口。通过本发明专利技术，能够实现并行通信接口传输的数据在串行通信接口上传输，降低芯片封装成本和外围应用的芯片成本。

【技术实现步骤摘要】

本专利技术涉及电子领域，具体而言，涉及一种通信接口的转换方法、系统及串行控制 器、电视机。
技术介绍
在电子芯片领域，尤其在电视视频处理芯片设计和应用领域，目前的集成性越来 越高，不光是把视频解码功能高度集成起来，而且把CPU及控制功能都集成到了 SOC集成芯 片内部。而高的集成性又要求了外围引脚的简化简洁，而基于有些SOC集成芯片内的原有 CPU的功能相对比较简单，SOC IC内部没有串行的flash存储接口，而只有并行flash存 储接口，因而CPU对外部程序的接口也只有并行flash控制接口，使得该CPU只支持并行 flash控制器输出功能，而没有串行flash输出功能，这就导致了外围的并行flash存储接 口引脚比较多，使得具有并行flash控制器输出的SOC IC就会在封装上增加不少引脚，这 样既增加芯片的封装成本，也增加了外围应用的pcb成本。图1是根据相关技术的CPU的并行通信接口的控制管脚示意图；图2是根据相关 技术的CPU的串行通信接口的控制管脚示意图。通常的CPU带有并行flash的通信接口(并行通信接口)，如图1所示的并行 flash的接口，该并行通信接口端的接口包括we (写使能)、/ce (片选)>/oe (输出使能)、/ a0-a23 (24根地址线)和i/o0-i/o7 (8根数据线)，一共为35个控制管脚，可以存储16Mbyte 的数据。如图2所示的串行通信接口，该串行通信接口端的接口包括ce (片选信号)、wp (写 保护)、hold (主控信号)、si (数据输入)、so (数据输出)和elk (时钟信号)，而此串行接 口只有6根通信控制线，很明显，能够简化SOC IC的外围管脚数目。针对上述现有技术的处理器只支持并行通信接口导致外围通信接口引脚比较多， 既增加芯片的封装成本，也增加了外围应用的pcb成本的问题，目前尚未提出有效的解决 方案。
技术实现思路
本专利技术的主要目的在于提供一种通信接口的转换方法、系统及串行控制器、电视 机，以解决现有技术的处理器只支持并行通信接口导致外围通信接口引脚比较多，既增加 芯片的封装成本，也增加了外围应用的pcb成本的问题。为了实现上述目的，根据本专利技术的一方面，提供了一种通信接口的转换方法。根据本专利技术的通信接口的转换方法包括获取并行总线上的并行通信接口的第一 地址数据；通过串行控制器将第一地址数据锁存移位为串行总线上的第二地址数据；将第 二地址数据传输至串行通信接口。进一步地，通过串行控制器将第一地址数据锁存移位为串行总线上的第二地址数 据包括在第一地址数据的预定位置上定义串行通信接口的命令数据；将串行通信接口的 命令数据转换为控制命令，以获取第二地址数据。进一步地，在第一地址数据的最大空间字节的最高位上定义串行通信接口的命令 数据。进一步地，控制命令包括以下中的任意一种命令或它们之间的任意组合控制读 工作模式命令、控制写工作模式命令、控制擦除工作模式命令、配置时钟命令、睡眠命令以 及唤醒命令。进一步地，在将第二地址数据传输至串行通信接口之后，方法还包括根据第二地 址数据读取控制命令对应的数据；将数据通过串行控制器放置在数据总线上；处理器读取 数据总线上的数据，并释放握手信号。进一步地，在获取并行总线上的并行通信接口的第一地址数据之前，方法还包括 对串行通信接口进行复位操作；读取串行通信接口的参数信息。为了实现上述目的，根据本专利技术的另一个方面，提供了一种串行控制器。根据本专利技术的串行控制器包括接收模块，用于获取并行总线上的并行通信接口 的第一地址数据；处理模块，用于将第一地址数据锁存移位为串行总线上的第二地址数据； 发送模块，用于将第二地址数据传输至串行通信接口。进一步地，处理模块包括定义模块，用于在第一地址数据的预定位置上定义串行 通信接口的命令数据；转换模块，用于将串行通信接口的命令数据转换为控制命令，以获取 第二地址数据。为了实现上述目的，根据本专利技术的另一个方面，提供了一种通信接口的转换系统。根据本专利技术的通信接口的转换系统包括处理器；串行控制器，内置或者外置在 处理器上，用于获取处理器的并行总线上的并行通信接口的第一地址数据，并将第一地址 数据锁存移位为串行总线上的第二地址数据之后传输至串行通信接口，以获取对应的数 据。为了实现上述目的，根据本专利技术的再一方面，提供了一种电视机。本专利技术的电视机 包括上述串行控制器。为了实现上述目的，根据本专利技术的再一方面，提供了一种电视机。本专利技术的电视机 包括上述通信接口的转换系统。通过本专利技术，采用获取并行总线上的并行通信接口的第一地址数据；通过串行控 制器将第一地址数据锁存移位为串行总线上的第二地址数据；将第二地址数据传输至串行 通信接口，解决了现有技术的处理器只支持并行通信接口导致外围通信接口引脚比较多， 既增加芯片的封装成本，也增加了外围应用的PCb成本的问题，进而达到了实现并行通信 接口传输的数据在串行通信接口上传输，降低芯片封装成本和外围应用的芯片成本的效^ ο附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中图1是根据相关技术的CPU的并行通信接口的控制管脚示意图2是根据相关技术的CPU的串行通信接口的控制管脚示意图3是根据本专利技术实施例的通信接口的转换系统的结构示意图4是根据本专利技术实施例的通信接口的转换方法的流程示意图5是根据本专利技术实施例的串行控制器的结构示意图。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相 互组合。下面将参考附图并结合实施例来详细说明本专利技术。本专利技术提供了一种通信接口的转换系统。图3是根据本专利技术实施例的通信接口的 转换系统的结构示意图。如图3所示，本专利技术的通信接口的转换系统可以包括处理器；串 行控制器，内置或者外置在处理器上，用于获取处理器的并行总线上的并行通信接口的第 一地址数据，并将第一地址数据锁存移位为串行总线上的第二地址数据之后传输至串行通 信接口，以获取对应的数据。本专利技术通过在并行flash通信接口上作扩展，在并行通信接口处扩展了一个串行 控制器，该控制器是可以将并行通信接口转为串行flash接口的适配器，在芯片中增加该 控制器后只需把串行通信接口的管脚拉出到SOC ic的外部，这样就可以减少芯片外围的引 脚数目，降低了成本。本专利技术实施例中的串行控制器可以内置在CPU上或者作为单独的设 备外置在CPU的外部，将在并行总线上传输的数据转换为串行总线可以传输，并且并行通 信接口也可以识别的数据，实现了设备在不改变内部并行通信接口的情况下与具有串行通 讯接口的设备之间的交互，由于引脚的减少，达到了降低设备线路的复杂度和成本。上述实施例中可知，当Cpu对flash接口通信方式是并行总线控制的方式时，在 CPU并行总线地址数据上发出数据后，串行flash控制器可以把并行的地址数据锁存移位 为3字节串行地址，此后cpu被hold(占据)住，串行控制器把锁存的3字节数据地址传递 给串行通信接口后传输给串行flash，串行flash把读取到的数据返回给串行控制器，并把 数据按位放在并行控制器的数据总线上，然后等数据准备稳定本文档来自技高网...

【技术保护点】
一种通信接口的转换方法，其特征在于，包括：获取并行总线上的并行通信接口的第一地址数据；通过串行控制器将所述第一地址数据锁存移位为串行总线上的第二地址数据；将所述第二地址数据传输至串行通信接口。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：肖龙光，
申请(专利权)人：青岛海信信芯科技有限公司，
类型：发明
国别省市：95[中国|青岛]