具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法技术

提供了一种形成功率半导体器件的方法。本方法开始于提供第二导电类型的衬底，然后在衬底上形成电压维持区。电压维持区通过在衬底上沉积第一导电类型的外延层并在外延层中形成至少一个台阶式沟槽而形成。台阶式沟槽具有多个宽度不同的部分，以在其间界定至少一个环形的突部。沿沟槽的多个壁沉积阻挡材料。第二导电类型的掺杂剂经过一层形成于环形突部和所述沟槽底部内表面的阻挡材料被注入外延层的相邻部分。掺杂剂扩散，以在外延层中形成环形的掺杂区和在环形的掺杂区下面形成至少一个其它区。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总地涉及半导体功率器件，尤其涉及诸如金属氧化物半导体场效应管 (MOSFET)的半导体功率器件和使用相反的掺杂材料的浮岛以形成电压维持层的其它功率 器件。
技术介绍
诸如垂直双扩散金属氧化物半导体(DMOS)、V形槽双扩散金属氧化物半导体 (V-groove DM0S)、沟槽双扩散金属氧化物半导体场效应管(DMOSMOSFETs)、绝缘栅双极型 晶体管(IGBTs)、二极管和双极晶体管的半导体功率器件被使用在诸如汽车电气系统、电 源、电机驱动装置和其他功率控制应用中。这些器件要求在关断状态下维持高电压，并在导 通状态下伴随着高电流密度，具有低导通电阻或低压降。图1示出了 N沟道功率MOSFET的典型结构。形成于N+掺杂硅衬底102之上的N 外延硅层101包含P体区105a和106a以及用于器件中两个MOSFET单元的N+源区107和 108。P体区105和106也可以包括深P体区105b和106b。源体电极112延伸跨越外延层 101的某些表面部分以接触源区和体区。如图1所示，用于两个单元的N型漏极是由延伸 至上半导体表面的N型外延层101的一部分所形成。漏电极位于N+掺本文档来自技高网...

【技术保护点】
一种形成功率半导体器件的方法，包括步骤：Ａ．提供第二导电类型的衬底；Ｂ．通过以下步骤在所述衬底上形成电压维持区：１．在所述衬底上沉积外延层，所述外延层具有第一导电类型；２．在所述外延层中形成至少一个台阶式沟槽，所述台阶式沟槽具有不同宽度的多个部分，以在其间界定至少一个环形突部；３．沿所述沟槽的多个壁和底部沉积阻挡材料；４．将第二导电类型的掺杂剂经过一层形成于所述至少一个环形突部和所述沟槽的底部的内表面的所述阻挡材料，注入所述外延层的多个相邻部分；５．扩散所述掺杂剂，以形成在所述外延层中的至少一个环形的掺杂区和在所述外延层中的所述环形的掺杂区下面的至少一个其它区；６．在所述台阶式沟槽中沉积填充材...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：理查德A布朗夏尔，让米歇尔吉约，
申请(专利权)人：威世通用半导体公司，
类型：发明
国别省市：US[美国]