使用线性反馈移位寄存器在存储器内建自测试环境中的故障诊断制造技术

本发明专利技术所公开内容为在存储器内建自测试环境中对失败的存储器测试的测试响应标记进行暂时压缩的方法和器件，其目的是即使在检测到多个与时间相关的存储器测试故障时也能够进行存储器内建自测试操作。在本发明专利技术的一些实施例中，被压缩的测试响应标记在自动化测试设备器件上与存储器位置信息一起给出。根据本发明专利技术的各种实施例，带有嵌入式存储器（２０４）的集成电路以及存储器ＢＩＳＴ控制器（２０６）还包括用作标记寄存器的线性反馈结构（４１０），可在存储器测试的某一测试步骤中对来自嵌入式存储器阵列的测试响应标记进行暂时压缩。在各种实施例申，集成电路还可能包括失效字计数器（２１１）、失效列指示器（２１３）和／或失效行指示器（２１４），用以对失败的测试响应收集存储器位置信息。

【技术实现步骤摘要】
【国外来华专利技术】使用线性反馈移位寄存器在存储器内建自测试环境中的故障诊断相关申请本申请要求于2007年9月18日依照35U. S. C. § 119提交的题为“在存储器BIST 环境中的故障诊断”并以 Nilanjan Mukherjee、Artur Pogiel、Janusz Rajski 和 Jerzy Tyszer作为专利技术人的、美国临时专利申请号为60/973,432的专利申请的优先权，在此通过 参考将其整体合并入本申请中。本专利技术的领域本专利技术用于存储器BIST环境中的存储器故障诊断。本专利技术的各方面对于测试数 据的采集和分析有特定的适用性，以便为集成电路器件中嵌入式存储器的连续全速测试作 准备。本专利技术的背景嵌入式存储器经常是许多集成电路器件的组成部分。例如，系统级芯片 (System-on-a-Chip, SoC)器件通常包含多个嵌入式存储器系统。嵌入式存储器系统包括 一组存储器单元，这些存储器单元是能够保持某一状态的组件，所述状态通常由可分别表 示二进制位(比特)0或1的高电压值或低电压值表征。存储器单元以阵列形式布置在嵌 入式存储器内，阵列通常由行和列加以规定。数据线可以在指定单元施加或读取电压值，以 分别存储或取出比特值。存储器单元通常进一步排列为字，即作为一个单位被同时寻址的 固定数目的单元。附图说明图1示出了可在嵌入式存储器中采用的存储器架构100的实施例。存储器中的每 一个字均有一个地址。行解码器IOla接收被寻址字的地址数据102a，在对地址数据解码 时，为被寻址行占用一条数据线或互连线。类似地，列解码器IOlb接收被寻址字的地址数 据102b。根据地址数据，列解码器IOlb为对应于被寻址字的列占用一条数据线或互连线。 例如在收到一时钟信号时，存储器地址会被访问，以便在存储器阵列104中存储或检索数 据字103。每行包含W个字，每个字有B位，总共有R行。属于同一字的连续位既可以被依次 放置，也可被交叉存取，形成如图1所示的片段105。也就是说，属于连续字的位可以在相应 的存储器阵列行中被交叉存取。由此，在交叉存取形式中，各个字的对应位被配置在一起， 组成片段105。在所示的示例存储器架构中，当存储器中某一行的某一个字被寻址时，每一 片段中将确实有一位被寻址。即在任何给定行中，当该行的第一个字被寻址时，该行的第一 片段的第一 k、第二片段的第一 bp ...，以此类推至第B片段的第一 Iv1将被寻址。近期，已观察到存储器阵列所占据的芯片区域有快速的增加。根据这一趋势，国际 半导体技术路线图(International Technology Roadmap for Semiconductors)予页计，在 十年内某些芯片的硅片面积中有90%以上将被存储器占用。由于其极大规膜的集成，存储 器阵列已开始引入新的产量损失机制，其引入速度、幅度和复杂度已经大到足够要求测试 策略发生重大改变。事实上，经常无法早期发现的许多类型的故障(如与时间相关或复杂 的读取故障)源自于半导体芯片的最高密度区域内。因此，与先前各代嵌入式存储器系统相比，在当前和未来的嵌入式存储器系统中，对系统进行测试的能力的要求更为重要。然而，相比独立式存储单元，嵌入式存储器系统的测试和诊断更加困难。这种困难 不仅来源于嵌入式存储器更为复杂的结构，还因为可用于访问和控制这些电路的输入和输 出的数量的减少，导致测试通道带宽降低。存储器内建自测试(MBIST)已成为进行高质量 测试的一种可取的解决方案。在众多理由中，MBIST通常可作为可取的被选方案的部分理 由如下(1)嵌入式存储器包括不需要应用复杂测试模式的常规结构，因此测试激励和预 期测试响应可以由硬件开销小的相对简单的测试电路进行生成、压缩和存储；(2)缩减的 输入/输出通道数量通常足以控制例如激活、扫描输入、扫描输出以及其他必要的BIST操 作；(3)整个测试逻辑电路可以置于芯片上，这样能使测试可以全速进行，由此可检测与时 间相关的故障。存储器BIST测试的一种实施例在专利号为6，421，794的美国专利中进行 了说明，所述专利名为“采用自检测电路对存储器进行诊断的方法和装置”，专利技术人为John Τ. Chen和Janusz Rajski，于2002年7月16日公布，在此通过参考将其整体合并入本申请 中。尽管某些MBIST控制器被设计为硬连线有限状态机(FSM)，通常还是需要一定的 灵活性。因此，许多MBIST实施例是可编程(微码)器件。所述电路可以被方便地编程，以 应对最新的嵌入式存储器结构的挑战。用于嵌入式存储器的故障诊断，称为内建自诊断(BISD)，通常涉及在一常规 MBIST流中的特定修改，修改的主要目的是确定不正确的测试响应(有时通称为故障模 式)，以便由此提示有故障的存储器单元、有故障的存储器阵列列或有故障的存储器阵列 行。识别存储器阵列中故障地址的过程既可以在芯片上进行，也可以在从芯片下载经压缩 的测试响应(有时称为“标记”)后在诸如自动测试设备(ATE)或其他诊断工具中离线进行。 对应于不正确测试响应的标记不论是否被压缩，均可以在本文中被称为“故障标记”。进行 故障诊断主要用于“修理”有故障的存储器阵列，即在内建自修理(BISR)过程中用备用的 行或列替换故障行或列。进行故障诊断还用于为现有加工工艺的改进提供便利，例如，以提 高未来产量。为测试存储器电路有无与时间相关的故障，理想的方式是以“全速”即以存储器电 路的额定运行速度进行测试。然而，集成电路器件输入/输出通道相对较低的带宽使快速 下载故障标记或对嵌入式存储器故障地址寻址难以或无法进行。而在下载先前获得的诊断 数据时又检测到另一故障的情况下，这一问题就更加严重。因此，许多经修改以测试存储器 电路的BIST方案或采用“暂停和恢复”运行模式，或采用“停机和重启动”运行模式。在“暂停和恢复”模式中，如果存在诸如仅有一个寄存器用以存储不正确的测试响 应等情况，BIST控制器将在遇到故障时进入保持模式。一旦不正确的测试响应被从该单一 寄存器扫描输出至ATE，BIST控制器将恢复其操作。在一些BIST方案中，配有多个寄存器 以存储多个不正确的测试响应。在上述情况下，BIST控制器可以在遇到故障时继续测试， 直至寄存器被填满。之后BIST控制器将进入保持模式，直至所有故障存储寄存器的内容已 被完全扫描输出，随后将恢复其测试操作。在“停机和重启动”模式中，一旦检测到故障，且相应的诊断数据被扫描输出，BIST 控制器将转入初始测试状态。其根本原因在于，如果不这样，BIST控制器可能会错过从最 近一次检测到故障的地址到下一目标位置(BIST控制器可在此处恢复其操作)之间涉及时序的问题。在相继的重复中，BIST控制器不会监测存储器输出，直至通过最近检测到故障 的地址。值得指出的是，某些单一故障可能产生出大量的诊断数据。例如，仅仅一条信号 线或“互连线”的故障就能导致存储器阵列的一整行或一整列不正确工作，产生大量的出错 数据。因此，对于常规的存储器BIST，有两个涉及大量诊断数据的主要问题。首先，将数据 扫描输出可能需要相当大量的时间。其次，ATE存储器可能很快被填满，特别是在所有存储 器故障均被记录的情况下。因此，或者必须对本文档来自技高网...

【技术保护点】
一种测试嵌入式存储器的方法，包括：操作集成电路器件的存储器内建自测试控制器，以应用测试步骤对所述集成电路器件的嵌入式存储器进行测试；对失败的存储器测试生成多个测试响应标记；使用线性反馈结构暂时压缩所述测试响应标记；收集与失败的存储器测试相关联的存储器位置信息；并且将所述被暂时压缩的测试响应标记和所收集的存储器位置信息提供给诊断工具，以供在存储器故障诊断过程中使用。

【技术特征摘要】
【国外来华专利技术】US 2007-9-18 60/973,432一种测试嵌入式存储器的方法，包括操作集成电路器件的存储器内建自测试控制器，以应用测试步骤对所述集成电路器件的嵌入式存储器进行测试；对失败的存储器测试生成多个测试响应标记；使用线性反馈结构暂时压缩所述测试响应标记；收集与失败的存储器测试相关联的存储器位置信息；并且将所述被暂时压缩的测试响应标记和所收集的存储器位置信息提供给诊断工具，以供在存储器故障诊断过程中使用。2.如权利要求1所述的方法，其中将所述被暂时压缩的测试响应标记和所述所收集的存储器位置信息提供给诊断工具， 包括将所述被暂时压缩的测试响应标记和所述所收集的存储器位置信息提供给自动测试 设备；并且将所述被暂时压缩的测试响应标记和所述所收集的存储器位置信息从所述自动测试 设备传送至所述诊断工具，以供在存储器故障诊断过程中使用。3.如权利要求1所述的方法，还包括将所述被暂时压缩的测试响应标记传送至影子寄存器。4.如权利要求1所述的方法，还包括将与所述失败的存储器测试相关的所收集的存储器位置信息传送至影子寄存器。5.如权利要求1所述的方法，其中所述收集存储器位置信息包括收集失效字的计数。6.如权利要求1所述的方法，其中所述收集存储器位置信息包括收集对所述嵌入式存 储器的失效列进行标识的信息。7.如权利要求1所述的方法，其中所述收集存储器位置信息包括收集对所述嵌入式存 储器的失效行进行标识的信息。8.一种计算机可读取的存储介质，其上存储有可由计算机系统执行的程序指令序列， 以执行权利要求1-7中任何一项所述的方法。9.一种集成电路器件，包括嵌入式存储器阵列，所述嵌入式存储器阵列被配置为对所应用的存储器测试生成测试 响应，所述测试响应具有测试响应标记；存储器内建自测试控制器，所述存储器内建自测试控制器被配置为对所述嵌入式存储 器阵列施加补充的存储器测试；线性反馈结构，所述线性反馈结构被配置为对失败的存储器测试的测试响应标记进行 暂时压缩；以及位置数据收集器，所述位置数据收集器被配置为对与所述失败的存储器测试相关联的 存储器位置信息进行收集。10.如权利要求9所述的集成电路器件，其中所述线性反馈结构是铃流发生器。11.如权利要求9所述的集成电路器件，其中所述位置数据收集器是失效字计数器、失 效列指示器或失效行指示器。12.如权利要求9所述的集成电路器件，还包括失效行检测器。13.如权利要求9所述的集成电路器件，还包括比较器，所述比较器被配置为从所述嵌入式存储器接收测试响应并生成所述测试响应标记。14.如权利要求9所述的集成电路器件，其中所述测试响应标记是错误向量。15.如权利要求9所述的集成电路器件，还包括被配置为接收所述被暂时压缩的测试响应标记的影子寄存器。16.权利要求9所述的集成电路器件，还包括被配置为从所述位置数据收集器接收位 置数据的影子寄存器。17.—种测试嵌入式存储器的方法，包括 执行存储器测试的测试步骤；根据对所述测试步骤的测试响应，在标记寄存器中生成标记数据，所述标记寄存器包 括对所述标记数据进行暂时压缩的线性反馈结构；将所述被暂时压缩的标记数据从所述标记寄存器上载至与所述标记寄存器相关联的 影子寄存器；执行所述存储器测试的下一个测试步骤；并且 将所述被暂时压缩的标记数据从所述影子寄存器传送至自动测试设备。18.如权利要求17所述的方法，还包括在位置数据收集器中收集与所述存储器测试的失败的测试步骤相关联的存储器位置 信息；并且将所述所收集的存储器位置信息从所述位置数据收集器上载至与所述位置数据收集 器相关联的所述影子寄存器。19.如权利要求18所述的方法，还包括将所述所收集的存储器位置信息从与所述位置数据收集器相关联的所述影子寄存器 传送至自动测试设备器件。20.如权利要求19所述的方法，还包括将所述被暂时压缩的标记数据和所述所收集的存储器位置信息从所述自动测试设备 器件上载至诊断工具。21.如权利要求17所述的方法，其中所述存储器测试是行进测试。22.—种计算机可读取的存储介质，其上存储有可由计算机系统执行的程序指令序列， 以执行权利要求17-21中任何一项所述的方法。23.一种测试嵌入式存储器的方法，包括 执行存储器测试的测试步骤；根据对所述测试步骤的测试响应，在标记寄存器中生成标记数据，所述标记寄存器包 括对所述标记数据进行暂时压缩的线性反馈结构；在位置数据收集器中收集与所述存储器测试的失败的测试步骤相关联的存储器位置 fn息；在执行所述存储器测试的下一个测试步骤之前，将所述被暂时压缩的标记数据从所述 标记寄存器上载至自动测试设备器件；在执行所述存储器测试的下一个测试步骤之前，将所收集的存储器位置信息从所述位 置数据收集器上载至所述所述自动测试设备器件；并且 执行所述存储器测试的下一个测试步骤。24.如权利要求23所述的方法，还包括将所述被暂时压缩的标记数据和所述所收集 的存储器位置信息从所述自动测试设备器件上载至诊断工具。25.如权利要求23所述的方法，其中所述存储器测试是行进测试。26.一种计算机可读取的存储介质，其上存储有可由计算机系统执行的程序指令序列， 以执行权利要求23-25中任何一项所述的方法。27.一种集成电路器件，包括嵌入式存储器阵列部分，用于存储数据值；控制器部分，用于对所述嵌入式存储器阵列部分施加补充的存储器测试，所述存储器 测试包括测试步骤；压缩部分，用于在一个测试步骤中使用线性反馈对失败的所述存储器测试的测试响应 标记进行暂时压缩；以及收集部分，用于在一个测试步骤中收集与失败的所述存储器测试相关的故障位置信肩、ο28.如权利要求27所述的集成电路器件，其中所述压缩部分是多输入移位寄存器。29.如权利要求28所述的集成电路器件，其中所述多输入移位寄存器是多输入铃流发生器。30.如权利要求27所述的集成电路器件，其中所述收集部...

【专利技术属性】
技术研发人员：尼兰简穆克赫杰，阿图尔波吉尔，贾纳兹拉杰斯基，杰齐泰泽，
申请(专利权)人：明导公司，
类型：发明
国别省市：US[美国]