在测试压缩环境中的测试调度和测试访问制造技术

本发明专利技术公开了用于在测试压缩环境中进行测试调度和测试访问的方法、装置和系统的代表性实施例。用于测试一个电路中多个核心的测试模式群集根据包括压缩测试数据、相应测试器信道要求和关联核心的测试信息形成。测试模式群集形成之后进行测试器信道分配。可以采用一种最佳拟合方案或平衡拟合方案生成信道分配信息。可以根据信道分配信息来设计用于动态信道分配的测试访问电路。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路测试领域。本专利技术的各种方面可能对于在测试压缩环境中进行的系统级芯片测试特别有用。
技术介绍
电子工业中芯片规格迅速缩小到50纳米以下以及向三维集成电路的转变已经对设计和测试产生了显著的影响。当代的系统级芯片(SoC)和系统级封装(SiP)设计中内嵌有超过10亿个以GHz级的工作频率运行的晶体管。这些设计可能包含多种数字、模拟、混合信号、存储、光学、微机电和射频电路。SoC电路的普遍使用已导致测试成本出现前所未有的增长。这种成本增长主要归因于在测试中访问嵌入式核心的难度、较长的测试开发和测试应用时间以及所涉及的大量测试数据。尽管片上网络(NoC)系统可以缓解一些核心通信问题，但这些结构又会使SoC测试规程进一步复杂化。片上测试压缩已经确立了其作为主流DFT (可测试性设计，Design-for-testability)方法之一的地位。通过使用片上测试解压和压缩硬件,测试仪可以提供压缩形式的测试模式，而片上解压硬件可以将压缩的测试模式扩展(或解压)为载入到扫描链中的实际数据。后一项操作可以实现的原因是通常在解压测试模式中只有少数几位为规定位，用以确定集成电路中本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：马克·A·卡萨布，马努加尔斯基·格热戈什，尼兰简·穆克赫杰，贾纳兹·拉杰斯基，詹尼奇·雅各布，泰泽尔·杰吉，
申请(专利权)人：明导公司，
类型：
国别省市：