集成电路管芯封装的电磁屏蔽形成制造技术

提供一种用于集成电路封装器件的电磁屏蔽。该方法包括：通过在密封结构中形成开口（４０１，４０３）来形成屏蔽结构。这些开口填充有围绕至少一个管芯的传导材料。密封结构可以包括多个集成电路管芯（１６９）。分层再分布结构形成在密封结构的一侧上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及集成电路，并且更具体而言，提供了用于密封集成电路的屏蔽。
技术介绍
一些集成电路实现为具有电磁屏蔽的封装，用于保护集成电路不受电磁干扰 (EMI)的影响。这类封装的示例包括多芯片模块(MCM)，该多芯片模块(MM)具有在单个MCM 基板上连接在一起的多个分立的微电子器件(例如，处理单元、存储器单元、相关逻辑单 元、电阻器、电容器、电感器等)。可以在密封集成电路管芯之前形成这些屏蔽结构，或者可 以与集成电路管芯分开地形成这些屏蔽结构。然而，这类方法可以与在管芯密封之后执行后互连(postintercormect)处理的 封装工艺不相容。附图说明当结合下面的附图考虑下面的详细描述时，可以理解本专利技术以及所得到的本专利技术 的多个目的、特征和优点，其中图1是根据一个实施例的在双面胶带或附着化学品的层和工艺载体基板上安装 的并且由制模化合物密封的多个芯片模块(和接地框架)的横截面图；图2是图1所示的密封的多个芯片模块(面板)的透视图；图3示出图1之后的处理过程中的通过钻穿至少制模化合物而在单独电路模块之 间的模型化合物中形成通孔之后的密封的多个芯片模块的横截面图；图4a示出图3所示的密封的多个芯片模块(面板)的示例透视图，以示出通孔会 怎样形成为连续的沟槽或开口；图4b示出图3所示的密封的多个芯片模块(面板)的示例俯视图，以示出通孔会 怎样形成为任何期望形状的多个分立开口；图5示出图3之后的处理过程中的在至少制模化合物通孔中形成传导屏蔽层之后 的密封的多个芯片模块的横截面图；图6示出图5之后的处理过程中的在制模化合物减薄之后的密封的多个芯片模块 的横截面图；图7示出图6之后的处理过程中的在减薄的制模化合物上方形成屏蔽覆盖层之后 的密封的多个芯片模块的横截面图；图8a示出图7之后的处理过程中的在去除双面胶带和工艺载体之后的密封的多 个芯片模块的横截面图；图8b示出在去除双面胶带和工艺载体之后的密封的多个芯片模块的可替选实施 例的横截面图，其中在制模化合物中形成屏蔽通孔结构之前密封的多个芯片模块形成有处 于合适位置的接地框架；图9示出图8a之后的处理过程中的在密封的多个芯片模块的背面上形成微通孔并且将其与屏蔽通孔结构对准之后的密封的多个芯片模块的横截面图；图10示出图9之后的处理过程中的将微焊盘形成为与在密封的多个芯片模块背 面上形成的微通孔对准之后的密封的多个芯片模块的横截面图；图11示出图10之后的处理过程中的在多层基板形成有屏蔽通孔结构之后的密封 的多个芯片模块的横截面图，所述屏蔽通孔结构电连接到制模化合物中形成的屏蔽通孔结 构；图12示出图11之后的处理过程中的在将单独芯片模块分割之后的密封的多个芯 片模块的横截面图；图13示出用于制造具有保形EMI屏蔽的芯片模块的样品制造流程图；图14至图19是根据本专利技术的另一实施例的集成电路封装制造中的各个阶段的侧 剖面图；图20至图22是根据本专利技术的另一实施例的集成电路封装制造中的各个阶段的侧 剖面图；图23至图24是根据本专利技术的另一实施例的集成电路封装制造中的各个阶段的侧 剖面图；图25至图28是根据本专利技术的另一实施例的集成电路封装制造中的各个阶段的侧 剖面图；图29是图14-19的工作产品的实施例的局部顶视图。应该理解的是，为了使示例简单和清楚，附图所示的元件不必按比例绘制。例如， 为了提升和改进清晰度并且便于理解的目的，一些元件的尺寸相对于其他元件被放大。另 外，在合适考虑的情况下，在附图之中重复附图标记来表示相应的或类似的元件。具体实施例方式以下阐述了用于执行本专利技术的模式的详细描述。该描述旨在对本专利技术进行说明， 而不应该看作限制。描述用于制造具有一体化屏蔽的高密度密封的一个或多个半导体器件的方法和 装置。作为预备步骤，通过使用诸如厚双面胶带或化学附着层的可去除附着器件将电路器 件安装在工艺载体上，多个电路器件和可选的嵌入接地框架被组装为面板。该组装步骤出 现在形成下层电路基板(在本专利申请中还被称作分层再分布结构)之前。当电路器件 粘附于可去除附着器件时，用制模化合物或树脂密封电路器件。通过对制模化合物钻孔来 在单独电路器件之间形成通孔开口(例如，采用激光切割工具或其他合适的切割技术)，然 后用传导的或其他合适的屏蔽材料填充通孔开口(例如，通过溅射、喷射、电镀等)，在制模 化合物中形成屏蔽通孔环结构，以环绕并屏蔽电路器件。在各种实施例中，可以用环绕一个 (或多个)单独电路器件的至少单个连续的开口或沟槽来形成在制模化合物中形成的通孔 开口，从而形成一个或多个屏蔽通孔环结构，以使一个(或多个)单个电路器件不受电磁干 扰。可替选地，可以将通孔开口形成为任何期望形状(例如，圆形、方形、椭圆、矩形等)的多 个分立的开口，这些开口被设置成环绕一个(或多个)单个电路器件，从而形成一个或多个 屏蔽通孔环结构，以屏蔽一个(或多个)单个电路器件不受电磁干扰。在此时或在此之后， 在制模化合物的顶部上形成传导材料或其他合适屏蔽材料的层作为顶部屏蔽覆盖，使其与制模化合物中形成的屏蔽通孔环结构电接触。当形成屏蔽通孔环结构时，屏蔽通孔环结构 完全延伸穿过制模化合物并且暴露于制模化合物的底部(器件I/O侧)上。在释放可去除 附着器件之后，接着在制模化合物的底部上构建具有屏蔽通孔结构的多层电路基板。通过 构建具有其屏蔽通孔结构适当对准并且电连接到在制模化合物底部中形成的暴露的屏蔽 通孔环结构的电路基板，提供用于特定功能电路块和/或整体模块的一体化EMI屏蔽。在 所选择的实施例中，屏蔽通孔环结构可以与接地环连接。在形成具有与屏蔽通孔环结构电 连接的屏蔽通孔结构的多层电路基板之后，面板被切割成、锯成或以其他方式分离成单个 的封装管芯。现在将参照附图来详细描述各种示例性实施例。虽然在下面的说明中阐述了各种 细节，但是应该理解的是，可以不用这些具体细节来实践本专利技术，并且对本文描述的本专利技术 进行多个特定执行决定，以实现器件设计者的特定目标，例如，与对于各个实施方式来说将 是不同的工艺技术或设计相关限制相容。虽然这种开发工作会是复杂并且耗时的，但是对 于本领域的普通技术人员来说，获得本公开的益处是常规的任务。例如，参照不包括每个器 件的特征或几何结构的半导体器件的简化横截面图来描述选定的方面，以便避免限制或遮 蔽本专利技术。还应该注意的是，在整体的详细描述中，将形成并去除某些材料以制造半导体结 构。在以下没有详细描述用于形成或去除这类材料的特定工序的情况下，将意图使用对本 领域技术人员而言的常规技术来生长、沉积、去除或以其他方式以适当厚度形成这些层。这 类细节是已知的，并且不认为其对教导本领域技术人员如何制造或使用本专利技术是必需的。现在回到图1，示出多个芯片模块30-33和工艺载体基板10的横截面图，所述多个 芯片模块30-33被安装作为可去除附着器件12 (例如，双面胶带或附着化学品层)上的面 板。另外，提供图2来示出图1所示的密封的多个芯片模块(面板)的外部透视图。如图所 示，虽然每个芯片模块(例如，30)包括多个微电子器件(例如，处理器单元、存储器单元、相 关逻辑单元、电阻器、电容器、电感器等)，但是应该理解的是，如果每个芯片模块只包括单 个微电子或电路器件，则也可以得到本本文档来自技高网...

【技术保护点】
一种制造具有ＥＭＩ屏蔽的封装组件的方法，所述方法包括：将多个微电子器件附着到可释放附着器件；通过形成包括所述多个微电子器件的密封封装，来密封所述多个微电子器件，所述密封封装包括接触所述可释放附着器件的第一表面以及与所述第一表面相对的第二表面；形成穿过所述密封封装的第二表面的一个或多个通孔开口，以围绕第一密封微电子电路；在所述密封封装上方形成传导层，以至少部分地填充所述一个或多个通孔开口，从而形成围绕所述第一密封微电子电路的屏蔽通孔环结构；从所述密封封装的所述第一表面去除所述可释放附着器件，从而暴露所述密封封装所述第一表面处的所述第一密封微电子电路；以及在所述密封封装的所述第一表面上，形成分层再分布结构。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：金邦唐，达雷尔弗里尔，宗凯林，马克A曼格鲁姆，罗伯特E博特，劳伦斯N赫，肯尼斯R伯奇，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]