一种基于电压至时间的加窗模数转换器（ＡＤＣ），可以具有可编程的基准电压、转换时间以及电压调节的精度。该ＡＤＣ可以完全在小硅面积上实现，并适于在针对高频低功率开关式电源（ＳＭＰＳ）的各种集成数字控制器中实现。可以通过利用延迟线或其他电压至时间转换结构的固有平均效应，以及通过调整延迟单元的传播时间或备选结构中的有效的电压至时间转换比，来实现可编程特性。
【技术实现步骤摘要】
【国外来华专利技术】针对低功率DC-DC SMPS的可编程模数转换器 相关申请的交叉引用 本申请与以下待审申请相关AleksandarProdi6等人于2007年2月28日提交的、标题为"UNIVERSAL AND FAULT-TOLERANTMULTIPHASE DIGITAL P丽CONTROLLERFORHIGH-FREQUENCY DC-DC CONVERTERS"的美国专利申请No60/892， 109 (代理人案号SIPEX-01008US0)。
技术介绍
可完全以CMOS IC工艺来实现的且具有可编程参数(例如，开关频率、电压基准及其调节的精度)的数字控制器可以在低功率SMPS中带来许多优点。在蜂窝电话、个人数字助理(PDA)和其他便携式设备中，这种数字控制器可以显著地减小总体系统尺寸，提高可靠性以及电池操作时间。为了针对在大多数情况下基于数字组件的各个功能块提供调节电压，多个专用模拟控制器IC是主导的。由此，系统常具有次优尺寸和数目的组件。如果这些可编程控制器与其主导数字负载一样是以相同的CMOS工艺来实现的，则这些可编程控制器可以容易地集成在相同的硅管芯上，并被编程为满足特定的电源需求。除了引起尺寸减小以外，它们还可以提供设计便携性，并可以实际上消除耗时的模拟重新设计，其中，每当ic实施方式技术改变从而使供电电压需求改变时，需要该模拟重新设计。 可编程控制器可以基于根据处理负载来改变供电电压的动态电压扩縮(DVS)来简化功率节约技术的实施方式。可编程控制器可以消除对互连电路的需要，并改进电源与其数字负载之间的通信。附图说明 图1示出了示例性的数模转换器； 图2示出了可编程模数转换器； 图3示出了延迟线的幅度特性的曲线图； 图4示出了示例性的快和慢可编程汲取电流式(current-starved)延迟单元； 图5示出了数字可编程偏置电路； 图6示出了一个实施例的示例性芯片的图； 图7-9示出了图6的芯片的操作。具体实施例方式图1示出了提供可编程基准电压Vrrf(t)的示例性数模转换器(DAC)102、用于将输出电压误差转换为其数字等价物e的加窗ADC 104、基于e创建占空比控制信号d的补偿器106以及能够在可编程开关频率下工作的数字脉冲宽度调制器(DP丽)108。 从实际的观点来看，图1结构的实施方式是相当有挑战性的，未实验过的实施方式常常产生次优的系统特性。与大多数现有数字解决方案相比，模拟控制器在功率消耗以及实施方式所需的硅面积(在低功率应用中最重要的IC参数当中)方面仍具有显著优点。4因此，在大多数现代便携式设备中，模拟控制器仍是优选。 大多数现有技术高频数字控制器被设计为在仅固定模拟基准附近的窄范围内调节电压，并不允许充分利用数字控制优点。这是由于通常使用节省功率和面积的基于加窗的ADC架构。这种ADC架构是全范围ADC的有效备选方案，全范围ADC的复杂度显著超过整个模拟控制器的复杂度。由基于加窗的ADC和针对基准调整的传统DAC构成的解决方案也得不到最优的架构，并且，在一些情况下，甚至在最新的IC技术中也是不可行的。基于电流源、开关电容器和电阻性网络的DAC常常需要以下模拟块这些模拟块的供电电压超过以最新CMOS工艺实现的数字电路的最大容许值。另一方面，基于全数字西格马-德耳塔调制器的架构需要大的RC滤波器，该RC滤波器不能简单地实现在芯片上而不耗费大量硅面积和/或功率。 如下所述，新的低功率ADC架构可以具有可编程基准电压，并可以实现在小芯片面积上。还可以对ADC的转换时间和输出电压调节的精度进行编程。这些特征允许可编程数字控制器具有与模拟系统相当的硅面积和功率消耗，同时允许更好地利用数字控制优点。 本专利技术的一个实施例包括西格马-德耳塔DAC 204，接收数字值并输出平均值与该数字值相关的模拟输出。加窗ADC转换器202可以包括基准延迟线220，使用西格马-德耳塔DAC 204的输出来调整该基准延迟线220 ;测量延迟线222，使用输出电压来调整该测量延迟线222，其中，加窗ADC转换器202确定误差值。延迟线可以充当滑动平均滤波器。备选地，可以使用电压控制振荡器或具有固有平均效应的任何其他电压至时间转换器，而不使用延迟线环形振荡器。在这种情况下，该结构可能由两个电压至时间转换器构成，第一个用于输出电压转换，第二个用于将基准值转变为其数字等价物。 西格马-德耳塔DAC可以包括RC滤波器。RC滤波器可以被选择为与加窗ADC的滑动平均滤波器效应相对接近。 误差可以指示输出电压与数字基准值的差异。被发送至西格马-德耳塔DAC的数字值可以是数字基准值的一个或多个低位。时钟所经过的基准延迟线和测量延迟线中延迟单元数目的差异可以用于确定误差。在基于其他电压至时间转换器的实施方式中，基准和测量线的数字输出的差异可以用于误差测量。 延迟单元中的一些可以被编程为具有可编程延迟，该可编程延迟是其他延迟单元的延迟的可选择的倍数。可选择的延迟可以是整数倍。整数倍可以被选择为从l至2k的整数。基准延迟线的总延迟是可以在大于延迟单元数目的值的范围内选择的。 本专利技术的一个实施例是一种电路，包括包括多个延迟单元在内的基准延迟线；可包括延迟单元在内的测量延迟线。测量延迟线可以由基准延迟线的输出进行选通。基准延迟线和测量延迟线的延迟单元中的一些可以是可编程延迟单元。可编程延迟单元的延迟可以被编程为具有作为其他延迟单元的倍数的延迟。本专利技术的一个实施例是一种电路，包括西格马-德耳塔单元；以及与该西格马-德耳塔单元的输出相连接的第二单元。第二单元包括基准延迟线和测量延迟线，其中，第二单元可以充当输出和西格马-德耳塔单元的低通滤波器。 图2所示的可编程ADC可以由以下两个主块构成基于延迟线的加窗ADC 202，具有数字可编程量化步长；以及西格马_德耳塔(E _ A ) DAC 204，设置与Nref_比特数字输入Vref成正比的基准Vref(t)。 单比特二阶西格马-德耳塔(E -A)调制器、晶体管以及DAC的电压基准(带隙)Vbg可以用于创建平均值为Hf/(2^f-l)的脉冲密度调制(P匿)信号、(t)以及与内部时钟clk2的载波频率相等的载波频率。 为了提取P匿信号的dc值，在该架构中，可以使用两级低通滤波器，而不使用大RC电路。首先将P匿信号传至小RC电路，然后通过ADC的基准延迟线的自然平均效应来进一步滤除掉该P匿信号。由此，可以在小的硅面积上实现整个结构。 可以通过对ADC的操作的以下分析来给出可针对其他电压至时间转换器而应用的、延迟线的这种平均效应的更详细解释。图2的ADC可以是专利技术人Prodic等人于2007年2月28日提交的、标题为"Universaland Fault-Tolerant MultiphaseDigital P丽 Controller forHigh-Frequency DC-DC Converters" 的、序列号为60/892， 109 (SIPEX-01008US0)的专利申请中提出的架构的修正版本，该专利申请一并在此以供参考。本实施例由具有相同但数目不同的汲取电流式延迟单元的两个延迟线、两个可编程偏置电路、快照寄存器和误差解码器构成。第一基准延迟线可以具有N+1个单元，该N+l个单元本文档来自技高网...
【技术保护点】
一种电路，包括；西格马－德尔塔ＤＡＣ，接收数字值并输出模拟输出，所述模拟输出的平均值与所述数字值相关；以及加窗ＡＤＣ转换器，包括使用西格马－德尔塔ＤＡＣ的输出来调整的基准电压至时间转换器以及使用输出电压来调整的测量电压至时间转换器，其中，加窗ＡＤＣ转换器确定误差值，并且，延迟线充当滑动平均滤波器。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：埃米尔帕拉扬德，阿里克桑达普罗迪克，
申请(专利权)人：爱萨有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。