改进型ＭＯＳ功率晶体管制造技术

本发明专利技术提供一种改进型ＭＯＳ功率晶体管。一种分离式栅极功率晶体管，其包括横向配置的功率ＭＯＳＦＥＴ，所述功率ＭＯＳＦＥＴ包括经掺杂的硅衬底、形成于所述衬底的表面上的栅极氧化物层以及形成于所述栅极氧化物层之上的分离式多晶硅层。所述多晶硅层被分成两个电气隔离的部分，第一部分在所述衬底的沟道区之上形成多晶硅栅极，而第二部分则形成在所述衬底的过渡区的部分之上形成的多晶硅场板。所述场板还在所述衬底的漂移区之上延伸，其中所述漂移区在形成于所述衬底中的填充了场氧化物的沟槽之下。所述场板电气耦合到所述分离式栅极功率晶体管的源极。

【技术实现步骤摘要】

本专利技术涉及功率晶体管领域。更具体而言，本专利技术涉及具有减少的栅极电荷的集 成MOS功率晶体管领域。
技术介绍
电源是向输出负载或负载组供应电能或其他类型的能量的设备或系统。术语“电 源”可以指主配电系统以及其他主或次能量源。开关式电源、开关模式电源或SMPS是包含 有开关稳压器的电源。当线性稳压器使用在它自身的作用区中偏置的晶体管来指定输出电 压的时候，SMPS主动地将晶体管在完全饱和与完全截止之间以高速率进行切换。由此产生 的矩形波于随后通过通常为电感器与电容器(LC)电路的低通滤波器，以获得近似输出电 压。MOSFET(金属氧化物半导体场效应晶体管)常用于SMPS。MOSFET具有栅极端子、 漏极端子和源极端子，以及被称为本体、基极、主体或衬底的第四端子。衬底简单地指在其 中设置有栅极、源极和漏极的半导体主体。第四端子发挥将晶体管偏置到工作状态中的作 用。栅极端子对通过衬底中的沟道区的电子流进行调节，或者使能或者阻断电子流通过沟 道。电子在受到施加的电压的影响时从源极端子通过沟道流向漏极端子。MOSFET的沟道是经掺杂的，以产生N型半导体或P型半导体。在增强型MOSFET的 情况中，漏极和源极可以与沟道相反类型地掺杂；或者如在耗尽型MOSFET中那样与沟道相 同类型地掺杂。MOSFET利用栅极与衬底之间的绝缘体，如二氧化硅。这种绝缘体常被称为 栅极氧化物。因此，栅极端子由栅极氧化物与衬底中的沟道分离。当在栅极与源极端子之间施加电压时，所生成的电场穿透栅极氧化物，并在半导 体-绝缘体界面上产生所谓的“反型层”，或者沟道。反型沟道的类型是与源极和漏极相同 的P型或N型，从而提供可以让电流通过的沟道。改变栅极与衬底之间的电压会调制该层 的电导率，这起到控制漏极与源极之间的电流的作用。功率MOSFET是广泛用作例如200V以下的低电压开关的特定类型的MS0FET。横向 功率MOSFET指的是这样的配置在其中漏极和源极两者彼此横向定位，比如全都在衬底的 顶面上。这与在其中漏极和源极相对于彼此垂直堆叠，比如源极在衬底的顶面而漏极在底 面的垂直功率MOSFET相反。在能够以多快的速度开启与关闭功率MOSFET中的一个限制因素是导通和截止晶 体管所需的栅极电荷量。栅极电荷指的是移入和移出栅极以相应地导通和截止晶体管的电 子的数量。所需的栅极电荷越大，开启和关闭晶体管的时间就越长。在开关式电源中快速 地开关功率晶体管是有利的。频率越高，在SMPS的栅极驱动电路中使用的分立组件的尺寸 就越小。较小的组件比较大的组件便宜。图1示例说明常规横向功率MOSFET的一个示例性配置的剖面侧视图。在这一示 例性配置中，对衬底10进行了掺杂，以形成P型区或阱12，以及N型区或阱14。P型阱12 包括具有在P+区20与N+区22之间结合的接触M的双扩散源极16。接触M将P+区20和N+区22短接在一起。接触M起到功率晶体管的源极接触的作用，并且源极短接到衬底 的本体，其在这一示例性配置中为P型。源极接触端子42耦合到接触M，并因此耦合到源 极16。衬底10还被掺杂用以形成N型区14内的N+区18。N+区18起到功率晶体管的漏 极的作用。漏极接触端子40耦合到漏极18。在衬底10的顶面中形成有沟槽26。沟槽沈 填充了场氧化物。可以使用浅沟槽隔离(STI)来形成沟槽沈，并且在这种情况下填充了场 氧化物的沟槽被称为浅沟槽隔离(STI)区。在衬底10的顶面上形成有栅极氧化物28。在栅极氧化物观之上形成有多晶硅栅 极30。如图1中所示，在多晶硅栅极30与衬底10之间的栅极氧化物层观为薄氧化物层。 多晶硅栅极30在STI区之上延伸，以支持高的漏极-栅极电压。在衬底10中存在三个主要区域与功率晶体管的工作相关沟道区、过渡区和漂移 区。沟道区在多晶硅栅极30的下方并且在衬底10的P型区12中形成。也就是说，沟道区 形成在多晶硅栅极30与P型区12重叠之处。漂移区是N型区12在沟槽沈或STI区下方 的部分。漂移区是在晶体管关闭状态下大部分漏极-栅极电压下降之处。STI区对于实现 高的漏极-栅极电压是必要的。否则如果多晶硅栅极30终止于薄栅极氧化物之上，那么这 将造成跨栅极氧化物的电压过高，而功率晶体管将无法工作。因此，STI区和在STI区之上 的多晶硅栅极延长部分对于降低高的栅极-漏极电压是必要的。过渡区是N型区12在栅极氧化物观和多晶硅栅极30下方的部分。过渡区在功 率晶体管导通时提供从沟道区到漂移区的电流路径。过渡区也被称为聚积区或颈区。在许 多应用中，过渡区是低电压功率MOSFET中的导通电阻的最大单独组成部分的成因。过渡区 的长度是重要的设计考虑，其中长度指的是图1中的水平方向。如果长度过短，那么功率 MOSFET的导通电阻会增大，而该器件在硬导通时会遭受到过早的准饱和。如果长度过长，那 么导通电阻会饱和，比导通电阻会增大，而击穿电压会下降。多晶硅栅极30位于过渡区之 上的部分是栅极电容的重要部分的成因，并且因此是栅极电荷的成因。
技术实现思路
分离式栅极功率晶体管包括横向配置的功率M0SFET，所述功率MOSFET包括经掺 杂的硅衬底、形成于衬底的表面上的栅极氧化物层，以及形成于栅极氧化物层之上的分离 式多晶硅层。多晶硅层被切成两个电气隔离的部分，第一部分形成位于衬底的沟道区之上 的多晶硅栅极，而第二部分形成在衬底的过渡区的一部分上形成的多晶硅场板。场板还在 衬底的漂移区之上延伸，其中漂移区在形成于衬底中的填充了场氧化物的沟槽之下。场板 电气耦合到分离式栅极功率晶体管的源极。在一方面中，公开了一种分离式栅极功率晶体管。所述分离式栅极功率晶体管包 括经掺杂的衬底，其包括在第一掺杂区内的源极和沟道区、在第二掺杂区内的漏极和过渡 区以及在第二掺杂区内的沟槽，其中沟槽形成于衬底的第一表面中并且沟槽填充了场氧化 物，并且其中沟道区位于源极与过渡区之间，过渡区位于沟道区与沟槽之间，并且沟槽位于 过渡区与漏极之间；位于衬底的第一表面上的栅极氧化物层；位于栅极氧化物层上和沟道 区之上的栅极；以及位于栅极氧化物层上和过渡区的第一部分与沟槽的一部分之上的场 板，其中栅极与场板分离，从而使过渡区的第二部分既不被栅极也不被场板覆盖，并且其中 场板经由导电迹线电气耦合到漏极。在另一方面中，公开了一种制造分离式栅极功率晶体管的方法。所述方法包括对 衬底进行掺杂以形成第一掺杂区内的源极和沟道区、第二掺杂区内的漏极和过渡区，其中 沟道区位于源极与过渡区之间，并且过渡区位于沟道区与漏极之间；在过渡区靠近漏极的 部分内形成沟槽；用场氧化物填充沟槽；向衬底的顶面应用栅极氧化物层；在沟道区、过渡 区和沟槽的一部分之上形成导电层；去除导电层在过渡区的第一部分之上的部分，从而形 成包括位于沟道区之上的第一导电层部分和位于过渡区的第二部分与沟槽的部分之上的 第二导电层部分在内的两个分离的导电层部分；并且形成导电迹线，以将第二导电层部分 电气耦合到源极。在一些实施方式中，栅极和场板为多晶硅。在一些实施方式中，第一掺杂区为P型 区并且第二掺杂区为N型区。在一些实施方式中，功率晶体管包括横向双扩散金属氧化物 半导体场效应晶体管。经掺杂的衬底还包括第二掺杂区内的漂移区，其中漂移区位于本文档来自技高网...

【技术保护点】
一种功率晶体管，其包括：ａ．经掺杂的衬底，其包括在第一掺杂区内的源极和沟道区、在第二掺杂区内的漏极和过渡区以及在所述第二掺杂区内的沟槽，其中所述沟槽形成在所述衬底的第一表面中并且所述槽填充了场氧化物，并且其中所述沟道区位于所述源极与所述过渡区之间，所述过渡区位于所述沟道区与所述沟槽之间，并且所述沟槽位于所述过渡区与所述漏极之间；ｂ．位于所述衬底的所述第一表面上的栅极氧化物层；ｃ．位于所述栅极氧化物层上和所述沟道区之上的栅极；以及ｄ．位于所述栅极氧化物层上和所述过渡区的第一部分以及所述沟槽的一部分之上的场板，其中所述栅极与所述场板分离，从而使所述过渡区的第二部分既不被所述栅极也不被所述场板覆盖，并且其中所述场板经由导电迹线电气耦合到所述漏极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：JM麦格雷戈，
申请(专利权)人：马克西姆综合产品公司，
类型：发明
国别省市：US[美国]