应用于单层绕线轨迹的分析方法及其装置制造方法及图纸

本发明专利技术涉及一种应用于单层绕线轨迹的分析方法及其装置，其中所述的绕线轨迹是连接若干个连接单元，所述的绕线方法包含下列步骤：定义以四个连接单元为顶点的一虚拟四边形，其中所述的虚拟四边形内不包含所述的四个连接单元以外的连接单元；以及根据所述的虚拟四边形内的各绕线轨迹的平面特性判断所述的绕线轨迹是否符合一绕线规则，其中所述的平面特性包含其绕线轨迹是由所述的虚拟四边形的哪一边进出。

【技术实现步骤摘要】

本专利技术是关于一种绕线(routing)轨迹的分析方法及其装置，尤其是关于单层绕 线轨迹的分析方法及其装置。
技术介绍
随着制程的发展，现今的集成电路相较于以往具有更高的复杂度及更小的体积， 而此种特性也增加芯片输出/入连接的困难度。据此，一种具有较高集成密度及较多输出 /入接脚数的倒装芯片封装技术即孕育而生。倒装芯片封装是一种可将半导体器件连接至 外部电路的技术，其中所述的外部电路可包含封装装载器(package carrier)或是印刷电 路板(printed circuit board)等。相较于其它封装技术，倒装芯片封装技术的优点包含 具有更多可用于输出入连接的面积、可以较少的干扰达到较高的传输速率，以及可防止外 在环境因素干扰信号。倒装芯片封装技术是使用沉积于芯片衬垫上的焊球(solder bump)以和外部电路 连接，其中所述的焊球是于最终的晶圆制作阶段沉积于晶圆顶层的焊球衬垫(bump pad)。 为安装所述的芯片于一外部电路，所述的芯片是反置以使其顶层向下，以使其焊球衬垫对 齐所述的外部电路的衬垫。图1显示一倒装芯片封装的示意图。如图1所示，一芯片100 是反置以安装于一封装装载器200，其中所述的芯片100的顶层具有若干个焊球衬垫102， 其是藉由若干个焊球104连接于所述的封装装载器200上。所述的芯片100亦具有若干个 导线结合衬垫(wire bonding pad)或称驱动衬垫(driver pad) 106。图2显示所述的芯片 100的截面图。如图2所示，为降低电路设计的复杂度及达到减少更改设计的目的，所述的 芯片100具有一称为重新分布层(re-distribution layer)的额外的金属层于所述的芯片 100的顶层金属层上，以连接所述的驱动衬垫106至所述的焊球衬垫102。据此，所述的芯片100是于其重新分布层上进行绕线以连接所述的焊球衬垫102 及所述的驱动衬垫106。然而，由于所述的重新分布层是在晶圆制作阶段形成，其绕线方式 具有角度的限制，且必须满足制程的设计规则(design rule)。换言之，所述的芯片100必 须在重重限制下以单层绕线的方式在所述的重新分布层内绕线，而此种限制大幅增加绕线 的困难度。现存绕线轨迹的分析方法多半针对芯片内的绕线，亦即在可由多层金属层进行绕 线的环境下进行绕线分析，其需符合的绕线规则相对而言较为宽松。由于在此种环境下，绕 线可在多层金属层间进行，故其中一层金属层可仅容纳单一维度的绕线。据此，所述的绕线 轨迹的分析方法是根据单一维度的绕线数量进行分析。换言之，所述的绕线轨迹的分析方 法是定义在单一维度下可容纳固定的绕线数量，若超过所述的固定的绕线数量，则所述的 芯片的绕线不符合其绕线规则。然而，由于倒装芯片封装是于重新分布层上完成单层绕线，其必须包含两个维度 的绕线轨迹。又，重新分布层上的所述的绕线轨迹不允许彼此绕线交错。因此，现存针对芯 片内的绕线轨迹的分析方法无法适用于单层的绕线轨迹。目前存在一种整数线性编程(integer linear programming)算法用以计算应用 倒装芯片封装技术时的绕线轨迹。整数线性编程算法包含两个阶段第一阶段是全盘式的 决定一倒装芯片内的各驱动衬垫及对应的焊球衬垫间连接的绕线轨迹，第二阶段再辅以细 节式的完成所述的绕线轨迹。然而，整数线性编程算法的其中一缺点即是其需耗费大量时 间运算。对于讲求效率及研发成本的业界而言，整数线性编程算法并不符合使用上的需求。 其次，整数线性编程算法虽然是针对单层的绕线轨迹进行分析，然其仅限制在一二维面积 下可通过的绕线数量，而未对各种不同的绕线轨迹进行考虑。因此，为避免违反绕线规则， 整数线 性编程算法的限制条件往往过于严格而无法真实反映欲分析的单层绕线可容许的 绕线轨迹，故使得所述的单层绕线无法达到最佳化的绕线轨迹。据此，业界所需要的是一种应用于单层绕线轨迹的分析方法及用以实现的装置， 其可根据各绕线的绕线轨迹分析其是否符合绕线规则，故可比现有的分析方法更接近最佳 化的绕线轨迹。
技术实现思路
本专利技术所提供的应用于单层绕线轨迹的分析方法与装置通过划分所述单层绕线 轨迹所在的平面成若干个虚拟四边形，并根据所述的虚拟四边形内的各绕线轨迹的平面特 性判断所述的绕线轨迹是否符合一绕线规则。本专利技术提供一种应用于单层绕线轨迹的分析方法，其中所述的绕线轨迹是连接若 干个连接单元，所述的绕线方法包含下列步骤定义以四个连接单元为顶点的一虚拟四边 形，其中所述的虚拟四边形内不包含所述的四个连接单元以外的连接单元；以及根据所述 的虚拟四边形内的各绕线轨迹的平面特性判断所述的绕线轨迹是否符合一绕线规则，其中 所述的平面特性包含其绕线轨迹是由所述的虚拟四边形的何边进出。本专利技术提供一种用以分析单层的绕线轨迹的装置，其中所述的绕线轨迹是连接若 干个连接单元，所述的装置包含一分类单元、一计算单元和一判断单元。所述的分类单元是 根据一虚拟四边形内的绕线轨迹进行分类，其中所述的虚拟四边形是以四个连接单元为顶 点，且所述的虚拟四边形内不包含连接单元。所述的计算单元是根据所述的分类单元所提 供的分类结果计算所述的绕线轨迹间的距离对应关系。所述的判断单元是根据所述的计算 单元所提供的计算结果判断所述的绕线轨迹是否符合一绕线规则。本专利技术所提供的应用于单层绕线轨迹的分析方法与装置通过划分所述单层绕线 轨迹所在的平面成若干个虚拟四边形，并根据所述的虚拟四边形内的各绕线轨迹的平面特 性判断所述的绕线轨迹是否符合一绕线规则。据此，本专利技术所提供的应用于单层绕线轨迹 的分析方法与装置相较于现有的分析方法能更深入分析一单层的绕线轨迹，故可更接近最 佳化的绕线轨迹。附图说明图1显示一倒装芯片封装的示意图；图2显示一倒装芯片封装芯片的截面图；图3显示一倒装芯片的若干个驱动衬垫及焊球衬垫间的绕线轨迹；图4显示根据本专利技术的一实施例的应用于单层绕线轨迹的分析方法的流程图5显示根据本专利技术的一实施例的一虚拟四边形； 图6显示根据本专利技术的另一实施例的一虚拟四边形；图7显示根据本专利技术的一实施例的一绕线规则所需计算的间距；图8显示根据本专利技术的另一实施例的一绕线规则所需计算的间距；图9显示根据本专利技术的另一实施例的一绕线规则所需计算的间距；图10显示根据本专利技术的另一实施例的一虚拟四边形；图11显示根据本专利技术的一实施例的一绕线规则所需计算的间距；图12显示根据本专利技术的另一实施例的一绕线规则所需计算的间距；图13显示根据本专利技术的另一实施例的一绕线规则所需计算的间距；图14显示根据本专利技术的一实施例的一种绕线轨迹；及图15显示根据本专利技术的一实施例的用以分析单层的绕线轨迹的装置的示意图。 具体实施例方式本专利技术所提供的应用于单层绕线轨迹的分析方法及用以实现的装置，是将所述的 单层绕线轨迹所在的平面划分成若干个虚拟四边形，其中每一虚拟四边形皆为最小单位的 四边形，亦即所述的虚拟四边形不包含连接单元。其次，根据所述的虚拟四边形内的各绕线 轨迹的平面特性，判断所述的绕线轨迹是否符合一绕线规则。据此，本专利技术所提供的应用于 单层绕线轨迹的分析方法及用以实现的装置相较于现有的分析方法能更深入分析一单层 的绕线轨迹，故可更接近最佳化的绕线轨迹。本文档来自技高网...

【技术保护点】
一种应用于单层绕线轨迹的分析方法，所述的绕线轨迹是连接若干个连接单元，其特征在于所述的分析方法包含下列步骤：定义以四个连接单元为顶点的一虚拟四边形，其中所述的虚拟四边形内不包含所述的四个连接单元以外的连接单元；及根据所述的虚拟四边形内的各绕线轨迹的平面特性判断所述的绕线轨迹是否符合一绕线规则，其中所述的平面特性包含其绕线轨迹是由所述的虚拟四边形的哪一边进出。

【技术特征摘要】

【专利技术属性】
技术研发人员：张宸峰，沈勤芳，邱显仕，林依洁，许天彰，张耀文，林忠纬，李柏纬，
申请(专利权)人：新思科技有限公司，
类型：发明
国别省市：US[美国]