减小光刻胶图案特征尺寸的方法技术

本发明专利技术涉及一种减小光刻胶图案特征尺寸的方法，包括以下步骤：步骤一，提供具有衬底层的晶圆，在衬底层上形成光刻胶图案；步骤二，采用第一气体，对第一气体施加微波流生成等离子体，顺流刻蚀晶圆，减小光刻胶图案的特征尺寸。本发明专利技术具有如下优点：采用微波流生成等离子体，能够对晶圆进行各向同性刻蚀，这使得光刻胶图案的特征尺寸在减小时，光刻胶图案的有效高度削弱较少，确保后续工艺中光刻胶能够对下层提供比较好的保护，保证产品的品质。一般，可以利用去胶室的微波流进行刻蚀，而去胶室是一种造价便宜的设备，提高该设备的利用率能够降低生产成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
随着超大规模集成技术的飞速发展，半导体器件的特征尺寸(critical dimension, CD)不断缩小，尤其对于DRAM以及闪存这一类的高密度存储器件来说，其 特征尺寸已经进入深亚微米阶段。参见图1所示的特征尺寸为O.lum的DRAM产品剖面 图，为了使得器件的接触电阻减小，需要给互连线101留下充足的空间，如此字线的特 征尺寸CD被压缩到0.06um。光刻工艺是半导体制造过程中的最常见工艺，光刻工艺的步骤大体是首先在 晶圆上旋涂光刻胶材料，然后将该材料暴露在经过掩模版过滤的光照下曝光，再利用显 影剂去除一部分光刻胶材料形成图案化的光刻胶，之后就可以以图案化的光刻胶为掩模 刻蚀晶圆。光刻胶图案的特征尺寸主要受到曝光时入射光线波长以及曝光设备的影响，JcXA = TT了，!^表示图案的特征尺寸，k表示特殊应用的因子，现有工艺能达到0.6-0.8，λ表 NA示入射光线波长，NA表示数值孔径，现有工艺能达到0.6-0.68。现有常用的入射光线为 波长248纳米的深紫外光，光源为汞或者KrF，这样推算下来，采用波长248纳米的深紫 外光曝光所能达到的特征尺寸为220纳米左右，这对于现有的高密度存储器件是远远不 够的。虽然可以通过采用ArF这种波长193纳米的深紫外光甚至波长157纳米的真空紫 外光来实现光刻胶图案特征尺寸的减小，但波长越短，光刻胶材料就会产生不想要的吸 收，且对光学系统激光损伤更加敏感，必须引入新的材料和改良的光学系统，这会导致 生产成本的大幅增加。现有用于主要是引入相位移掩模版，除此之 夕卜，还可以通过干法刻蚀光刻胶图案来实现减小光刻胶图案特征尺寸的目的。以图1所 示的DRAM产品字线的制造工艺为例，减小光刻胶图案特征尺寸的过程包括如下步骤参见图2a，提供晶圆，晶圆上依次 形成衬底层10、字线层11、硬掩膜层12、 底部抗反射层13、光刻胶图案14。光刻胶图案14是用248纳米波长的深紫外光曝光的， 即使引入相位移掩模版，光刻胶图案的特征尺寸Wl只能达到110纳米，不满足60纳米 的工艺要求，此时光刻胶图案14的高度Hl = 300纳米。参见图2b，采用干法(各向异性刻蚀法)对晶圆进行刻蚀，此刻蚀具有两个目 的，其一是将光刻胶图案14的特征尺寸缩减到60纳米，使之符合工艺要求，其二是去除 暴露的底部抗反射层13，形成了底部抗反射层图案13’。参见图2c，刻蚀完毕之后，虽然光刻胶图案14的特征尺寸缩减到W2 = 60纳 米，但是其高度被削减，而且顶部被削减成锥形，光刻胶图案14的真正有效高度为中下 部直径未被削减的部分，高度H2 = 120纳米。后续再以光刻胶图案14为掩模刻蚀硬掩膜层12以及字线层11，然而，由于光刻胶图案14的有效高度在上述工艺中被大大削减，在刻蚀字线层11时，光刻胶图案14 已经被消耗殆尽，由于得不到光刻胶的保护，字线层11不能被完全刻蚀或者表面凹凸严 重，参见图3，这样容易造成后续形成的器件之间的桥接或者短路，严重影响产品的品 质，甚至使器件完全失效。
技术实现思路
本专利技术 所要解决的技术问题是提供一种改良的减小光刻胶图案特征尺寸的方 法，使得光刻胶图案的有效高度减小较少。本专利技术所采用的一种，包括以下步骤步骤 一，提供具有衬底层的晶圆，在衬底层上形成光刻胶图案；步骤二，采用第一气体，对 第一气体施加微波流生成等离子体，顺流刻蚀晶圆，减小光刻胶图案的特征尺寸。由于上述技术方案的采用，本专利技术具有如下优点采用微波流生成等离子体， 能够对晶圆进行各向同性刻蚀，这使得光刻胶图案的特征尺寸在减小时，光刻胶图案的 有效高度削弱较少，确保后续工艺中光刻胶能够对下层提供比较好的保护，保证产品的 品质。一般，可以利用去胶室的微波流进行刻蚀，而去胶室是一种造价便宜的设备，提 高该设备的利用率能够降低生产成本。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意 按实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1为一款DRAM产品剖面图；图2a至图2c显示了现有；图3显示了现有方法带来的字线层不能完全刻蚀或者表面凹凸严重的问题。图4为本专利技术减小光刻胶图案特征尺寸方法的流程图；图5a至图5e为图4的工艺步骤示意图；图6显示了采用本专利技术后字线层被完全刻蚀且具有平滑表面。具体实施例方式在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够 以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的 情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说 明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其 在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维 空间尺寸。参见图4，本专利技术以DRAM产品的字线制造过程为例，提出一种减小光刻胶 图案特征尺寸的方法，包括如下步骤Si，提供晶圆，在晶圆上依次形成衬底层、字线 层、硬掩膜层、底部抗反射层、光刻胶图案；S2，采用第一气体，对第一气体施加微波流生成等离子体，顺流刻蚀晶圆，减小光刻胶图案的特征尺寸；S3，采用第二气体干法 刻蚀晶圆，去除暴露的底部抗反射层。下面结合图5对图4的工艺流程进行详细描述。Si，提供晶圆，在晶圆上依次形成衬底层、字线层、硬掩膜层、底部抗反射 层、光刻胶图案。参见图5a，提供晶 圆20，晶圆20上依次形成衬底层10、字线层11、硬掩膜层 12、底部抗反射层13、光刻胶图案14。所述衬底层10可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分 级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元 件的一部分)、图案化或未被图案化的基片。为了在衬底层10上形成DRAM的字线，首先要在衬底层10上沉积字线层11， 字线层11的材料为铝、银、铬、钼、镍、钯、钼、钛、钽、中的一种或者几种，厚度为 50纳米至200纳米。需要特别指出的是，由于金属铝具有成本低、低电阻系数及高抗电 子迁移的能力，所述字线层11材料较优选用铝，(因为铜很难被等离子蚀刻，所以一般 在低于130纳米技术中用铜，但是不是用蚀刻的方法形成连线，而是采用大马士革的方 法)在此特地说明，不应过分限制本专利技术的保护范围。所述字线层11的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺，需 特别指出的是，上述字线层11的形成工艺需根据字线层11选用的材料不同而采用不同的 工艺，调整不同的工艺参数。如果要在衬底层10上形成其它器件，字线层11还可能是介质层、多晶硅层等替 代类型，由产品类型所决定，本实施例仅以DRAM产品为例说明。在字线层11上沉积硬掩膜层12，硬掩膜层12主要是在后续的字线层11刻蚀过 程中起保护作用。典型的硬掩膜层12材料是氮化硅，它不仅结构致密、能确保支撑强 度，而且容易通过湿法彻底除去。通过化学气相沉积在字线层11上沉积50纳米至200 纳米的氮化硅硬掩膜层12。在硬掩膜层12上形成底部抗反射本文档来自技高网...

【技术保护点】
一种减小光刻胶图案特征尺寸的方法，包括以下步骤：步骤一，提供具有衬底层的晶圆，在衬底层上形成光刻胶图案；步骤二，采用第一气体，对第一气体施加微波流生成等离子体，顺流刻蚀晶圆，减小光刻胶图案的特征尺寸。

【技术特征摘要】

【专利技术属性】
技术研发人员：罗飞，邹立，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31