保险和容限驱动器架构和方法技术

一种方法包括在保险操作模式和容限操作模式期间，通过将晶体管的输入终端处的相同电压传输到其输出终端，来隔离从通过ＩＯ垫提供的外部电压到电源电压的电流路径，其中晶体管被配置成接口电路的ＩＯ驱动器的多个级联晶体管的一部分。该方法还包括将适当的电压反馈回到由上述电流路径的隔离创建的浮动节点，以及通过将从电源电压或通过ＩＯ垫提供的外部电压得到的栅极电压施加到多个级联晶体管的每个晶体管，控制多个级联晶体管的每个晶体管上的电压在其上容限值内。

【技术实现步骤摘要】

本公开一般地涉及输入/输出(IO)电路，更具体地说，涉及实现保险(failsafe)/ 容限(tolerant)驱动器架构的系统、装置和方法。
技术介绍
集成电路(IC)可以包括在与另一构成部分不同的电压下工作的构成部分。在不 同电压下工作的构成部分之间的接口可能需要缓冲电路，缓冲电路可以包括在比其终端上 的电压低的电压下工作的有源元件(例如，金属氧化物半导体(MOS)晶体管)。图1示出了将与更高电压接口的IO驱动器100的示意图。IO驱动器100可以包 括P沟道金属氧化物半导体(PMOS)晶体管Ml 102和η沟道MOS (NMOS)晶体管Μ2 104。Ml 102的源极( 终端可以连接到电源电压Vddiq106，M2 104的源极( 终端可以连接到电源 电压Vss 110。晶体管(M1102、M2 104)的体⑶终端可以与其源极⑶终端短接，以将晶 体管(Ml 102, M2 104)的体(B)终端也分别连接到Vddiq 106和Vss 110。Ml 102和M2 104 的漏极(D)终端可以彼此相连，如图1所示。来自IC的输入/输出(IO)垫108的外部电压可以被提供给Ml 102和M2 104的 漏极(D)终端中的每一个。晶体管(Ml 102、M2 104)的栅极(G)终端可以由从与IO驱动 器100相关联的控制电路产生的控制信号(CTRL1112和CTRL2 114)驱动。当IO垫108电 压(例如，3. 465V)高于电源电压Vddiq 106(例如，1.8￥、2.5￥)时，或者当Vddiq 106为0时， 图1中示出的与Ml 102相关联的寄生二极管Dl 116会被接通，从而形成IO垫108电压和 电源电压Vddiq 106之间的直接通路。Dl 116的接通可以导致大电流的导通，这又会引起大 漏泄电流流动。图1还示出了与Q2 104相关联的寄生二极管D2 118。Vddio 106的存在/缺失期间IO垫108电压的高值因此会威胁IO驱动器100的可 靠性。多个P沟道和η沟道晶体管可以彼此叠加以缓和导通大电流的影响。然而，这仅仅 可以用来缓解大电流影响而未完全解决问题。
技术实现思路
这里公开了实现保险/容限驱动器架构的系统、装置和方法。在一个方面，一种方法包括可控地使用由输入/输出(IO)核产生的控制信号，用 以在保险操作模式和容限操作模式期间，通过将晶体管的输入终端处的相同电压传输到所 述晶体管的输出终端，隔离从通过IO垫提供的外部电压到电源电压的电流路径，其中所述 晶体管被配置成接口电路的IO驱动器的多个级联晶体管的一部分。该方法还包括将适当 电压反馈回到由电流路径的隔离创建的浮动节点，以及可控地使用控制信号，用以通过将 栅极电压施加到多个级联晶体管的每个晶体管，控制多个级联晶体管的每个晶体管上的电 压在每个晶体管的上容限值内。所述栅极电压是在其操作模式下从电源电压或通过IO垫提供的外部电压得到 的，所述操作模式包括保险操作模式、容限操作模式和驱动器操作模式。在所述驱动器操作模式期间，通过IO垫提供的外部电压在零至电源电压的值之间变化。在保险操作模式期 间，电源电压为零。在容限操作模式期间，通过IO垫提供的外部电压增加到电源电压以上 的值。在另一方面，一种IO驱动器电路包括多个级联晶体管以及与所述多个级联晶体 管的每个晶体管相关联的预驱动器电路。预驱动器电路通过将栅极电压施加到每个晶体 管，控制每个晶体管上的电压在其上容限值内。栅极电压是在其操作模式期间从电源电压 或通过IO垫提供的外部电压得到的。操作模式包括驱动器模式、保险模式和容限模式。通过将多个级联晶体管中的晶体管的输入终端处的相同电压传输到其输出终端， 从通过IO垫提供的外部电压到电源电压的电流路径被隔离，并且适当的电压被反馈回到 由电流路径的隔离创建的浮动节点。在驱动器操作模式期间，通过IO垫提供的外部电压在零至电源电压的值之间变 化。在保险操作模式期间，电源电压为零。在容限操作模式期间，通过IO垫提供的外部电 压增加到电源电压以上的值。在又一方面，一种IO电路系统包括IO核，用以产生控制信号；IO垫，用于提供外 部电压；以及IO驱动器电路，用于基于对由IO核产生的控制信号的可控使用，与由IO垫提 供的外部电压接口，IO驱动器电路包括多个级联晶体管以及与所述多个级联晶体管的每个 晶体管相关联的预驱动器电路，用以在其操作模式期间，通过将从电源电压或通过IO垫提 供的外部电压得到的栅极电压施加到每个晶体管，控制每个晶体管上的电压在其上容限值 内。操作模式包括驱动器模式、保险模式和容限模式。通过将多个级联晶体管中的晶体管的输入终端处的相同电压传输到其输出终端， 从通过IO垫提供的外部电压到电源电压的电流路径被隔离，并且适当的电压被反馈回到 由电流路径的隔离创建的浮动节点。在驱动器操作模式期间，通过IO垫提供的外部电压在零至电源电压的值之间变 化。在保险操作模式期间，电源电压为零。在容限操作模式期间，通过IO垫提供的外部电 压增加到电源电压以上的值。这里公开的方法和系统可以以实现多个方面的任意方式实现，并且可以以包含一 组指令的机器可读介质的形式执行，该组指令在由机器执行时，使得机器执行这里公开的 任意操作。从附图和下文的详细说明，其他特征将变得明显。附图说明本专利技术的实施例在附图中以示例而非限制的方式进行了描述，附图中类似的标号 指示相似的元件。其中，图1是输入/输出(IO)驱动器的示意图。图2是根据一个或多个实施例的接口电路的示意图。图3是根据一个或多个实施例的驱动器架构的示意图。图4是根据一个或多个实施例的图3的驱动器架构中涉及的复用的示意图。图5是根据一个或多个实施例的图3的驱动器架构的晶体管实现的示意图。图6是根据一个或多个实施例在驱动器操作模式期间图3的驱动器架构的晶体管 实现的DC特性图。图7是根据一个或多个实施例在驱动器操作模式期间图3的驱动器架构的晶体管 实现的瞬态特性图。图8是根据一个或多个实施例在保险操作模式期间图3的驱动器架构的晶体管实 现的DC特性图。图9是根据一个或多个实施例在容限操作模式期间图3的驱动器架构的晶体管实 现的DC特性图。图10是根据一个或多个实施例在保险操作模式期间图3的驱动器架构的晶体管 实现的瞬态特性图。图11是根据一个或多个实施例在容限操作模式期间图3的驱动器架构的晶体管 实现的瞬态特性图。图12是详细描述根据一个或多个实施例确保图3的驱动器架构的可靠性的方法 中所涉及操作的流程图。从下文详细的说明和附图，这些实施例的其他特征将变得明显。 具体实施例方式下文描述的示例性实施例可以用来实现保险/容限驱动器架构。尽管参考了具体 的示例性实施例描述了这些实施例，但是很明显在不背离各个实施例的宽泛精神和范围的 情况下，可以对这些实施例进行多种修改和改变。 图2示出了根据一个或多个实施例的接口电路200。在一个或多个实施例中，接口 电路200包括复用器块202。复用器块202可以被配置成接收从电源电压204得到的第一 偏压206和从通过IO垫提供的外部电压(被示为IO垫216电压)得到的第二偏压208。 在一个或多个实施例中，从IO核(未示出)产生的控制信号218可以被可控地使用，以本文档来自技高网...

【技术保护点】
一种方法，包括可控地使用由ＩＯ核产生的控制信号，用以：在保险操作模式和容限操作模式期间，通过将晶体管的输入终端处的相同电压传输到所述晶体管的输出终端，隔离从通过ＩＯ垫提供的外部电压到电源电压的电流路径，其中所述晶体管被配置成接口电路的ＩＯ驱动器的多个级联晶体管的一部分；将适当电压反馈回到由所述电流路径的隔离创建的浮动节点；以及在操作模式期间，通过将从通过所述ＩＯ垫提供的外部电压和所述电源电压之一得到的栅极电压施加到所述多个级联晶体管的每个晶体管，控制所述多个级联晶体管的每个晶体管上的电压在每个晶体管的上容限值内，所述操作模式包括保险操作模式、容限操作模式和驱动器操作模式，其中在所述驱动器操作模式期间，通过所述ＩＯ垫提供的所述外部电压在零至所述电源电压的值之间变化，其中在所述保险操作模式期间，所述电源电压为零，并且其中在所述容限操作模式期间，通过所述ＩＯ垫提供的所述外部电压增加到所述电源电压以上的值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：潘卡吉库马尔，普拉姆德E帕拉梅斯沃兰，梅卡什沃克桑德拉曼，维尼德什潘德，
申请(专利权)人：LSI公司，
类型：发明
国别省市：US