本发明专利技术揭示一种能耐受五伏的集成电路信号垫，其具有到三伏的初始快速上拉，且接着借助外部电阻器操作为开路漏极输出以用于将输出从约三伏上拉到约五伏。所述初始快速（有源）上拉借助有源装置来实现，当从逻辑０过渡到逻辑１时所述初始快速上拉减少较新技术（较低操作电压）集成电路输出的总体上拉时间。集成电路输出驱动器的电路保护内部操作电路节点免受原本将由所述信号垫上比所述集成电路的所述操作电压更具正电性的电压产生的过高电压及泄漏电流。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于集成电路输入-输出(i/o)的位準移位，且更特定地说涉及一种具有三伏辅助的能耐受五伏的I/O信号垫。由亚驰(Yach)等人于2005年8月30日申请的题为Output Structure Having ESD and Increased Voltage Withstand Protection By Using Different Thickness Gate Oxides(通过使用不同厚度栅极氧化物而具有ESD及增加的耐压保护的输出结构)(修正 后)的同在申请中且共同拥有的美国专利申请案第11/215,775号出于所有目的而以引 用方式并入本文中。
技术介绍
依据所使用的制作过程及集成电路的预期目的，集成电路可以不同操作电压运 行。遗留集成电路输入-输出(I/O)通常以约0伏或约五伏(夠^7,逻辑0及逻辑1)操 作。然而，较新及较小工艺技术集成电路通常以约O伏或约三伏(资^7, #夕3.3伏的 VDD)操作，因为新的高电路密度制作过程产生不可在高于3.3伏V。D的情况下安全操 作的晶体管。当将五伏遗留集成电路装置介接到较新技术3.3伏装置时，可使用外部电压位準 移位器或开路漏极输出。外部电压位準移位器添加费用、复杂性且在印刷电路板上占 用空间。传统开路漏极输出具有由上拉电阻器结合每一开路漏极输出的固有电路电容 限制的操作性能。
技术实现思路
因此，需要一种能耐受五伏的集成电路输出，其具有到三伏的初始快速上拉，且 接着借助外部电阻器操作为开路漏极输出以用于将输出从约三伏上拉到约五伏。当从 逻辑0过渡到逻辑1时，到约三伏的初始快速(有源)上拉减少较新技术集成电路输 出的总体上拉时间。根据本专利技术的一个具体实例性实施例， 一种具有信号垫及耦合到其的电路的集成电路，其借助较低电压辅助而具有较高电压容差，所述集成电路可包括集成电路信号垫；第一N沟道金属氧化物半导体(NMOS)晶体管(142),其具有耦合到所述集成电 路信号垫的漏极及耦合到操作电压的栅极；第二NMOS晶体管(128)，其具有耦合到电 力共用的源极及耦合所述第一NMOS晶体管(142)的源极的漏极；第一P沟道金属氧化物半导体(PMOS)晶体管(126)，其具有耦合到所述集成电路信号垫及所述第二NMOS 晶体管(128)的所述漏极的漏极；第二 PMOS晶体管(124)，其具有耦合到所述第一 PMOS晶体管(126)的源极的漏极，且所述第二PMOS晶体管(124)的源极耦合到所述操 作电压；第三PMOS晶体管(122)，其具有耦合到所述集成电路信号垫的漏极及耦合到 所述第二 PMOS晶体管(124)的栅极的源极；第四PMOS晶体管(114)，其具有耦合到 所述第二 PMOS晶体管(124)的所述栅极及所述第三PMOS晶体管(122)的所述源极的 漏极，所述第四PMOS晶体管(114)具有耦合到五伏控制信号的源极；第三NMOS晶 体管(U6)，其具有耦合到所述第二 PMOS晶体管(124)的所述栅极及所述第三PMOS 晶体管(122)的所述源极的漏极，且所述第三NMOS晶体管(116)具有耦合到所述操作 电压的栅极及耦合到所述五伏控制的源极；第四NMOS晶体管(120)，其具有耦合到所 述集成电路信号垫的源极及耦合到所述操作电压的栅极；第五PMOS晶体管(118)，其 具有耦合到所述集成电路信号垫的源极及耦合到所述操作电压的栅极；所述第四 NMOS晶体管(20)及所述第五PMOS晶体管(]8)的漏极耦合到所述第四PMOS晶体 管(114)的栅极；所述第一 PMOS晶体管(126)的栅极耦合到数据输出信号；所述第二 NMOS晶体管(128)的栅极耦合到数据输出启用信号；第一寄生二极管(132)，所述第一 寄生二极管(132)形成于所述第一PMOS晶体管(126)的所述源极与所述漏极之间；及第 二寄生二极管(134),所述第二寄生二极管(134)形成于所述第二 PMOS晶体管(124)的 所述源极与所述漏极之间，其中当所述五伏控制信号处于逻辑1时，穿过所述第二寄 生二极管(134)的电流将所述集成电路信号垫驱动到大致所述操作电压；且当所述集成 电路信号垫处于比所述操作电压更具正电性的电压时，所述第二寄生二极管(134)大致 防止电流从所述集成电路信号垫到所述操作电压。附图说明可通过结合附图参照以下说明获得对本专利技术的更全面理解，附图中图i根据本专利技术的具体实例性实施例图解说明耦合到集成电路i/o垫(外部集成 电路I/O连接)的能耐受五伏的输入-输出(i/o)电路的示意图。虽然本专利技术易于作出各种修改及替代形式，但己在图式中显示且在本文中详细说 明的是其具体实例性实施例。然而，应理解，本文中对具体实例性实施例的说明并非打算将本专利技术限于本文中所揭示的特定形式，而是相反，本专利技术打算涵盖如由随附权利要求书所界定的所有修改及等效形式。具体实施例方式现参照所述图式，其示意性地图解说明具体实例性实施例的细节。图式中的相同 元件将由相同编号表示，且类似元件将由带有不同小写字母后缀的相同编号表示。参照图1，其根据本专利技术的具体实例性实施例绘示耦合到集成电路1/0垫(外部集成电路I/0连接)的能耐受五伏的输入-输出(I/0)电路的示意图。通常由编号100表示 的所述能耐受五伏的I/O电路耦合到集成电路外部连接I/O垫140。 I/O垫140可耦合 到上拉电阻器138，所述上拉电阻器还可耦合到五伏源极136。 I/O垫140可能能够进 行双向操作，例如输入及输出。P沟道金属氧化物半导体(PMOS)晶体管126、 N沟道金属氧化物半导体(NMOS) 晶体管142及N沟道金属氧化物半导体(NMOS)晶体管128形成输出驱动器。针对增 强的静电放电(ESD)及耐压保护，PMOS晶体管126可经制作而具有比PMOS晶体管 124的栅极氧化物厚的栅极氧化物。针对增强的静电放电(ESD)及耐压保护，NMOS晶 体管142可经制作而具有比NMOS晶体管142的栅极氧化物厚的栅极氧化物，如由亚 驰(Yach)等人于2005年8月30日申请的题为Output Structure Having ESD and Increased Voltage Withstand Protection By Using Different Thickness Gate Oxides (通过 使用不同厚度栅极氧化物而具有ESD及增加的耐压保护的输出结构)的共同待决且 共同拥有的美国专利申请案第11/215,775号中更全面地说明，且所述申请案出于所有 目的而以引用方式并入本文中。PMOS晶体管124与PMOS晶体管126及NMOS晶体管128串联放置在一起， 且寄生二极管134当其上的电压大于VDD(例如，大于3.3伏)时大致防止不需要的电 流从I/O垫140到VDD。当五伏控制108处于逻辑1时，其将在I/O垫140处启用三伏 辅助快速上拉输出。五伏控制108可与本文中所说明的逻辑电路结合使用以有效地防止不需要的泄漏电流路径，同时在五伏操作期间维持规则的输入/输出功能，且i/o垫140在三伏操作(例如，五伏控制108处于逻辑0)期间作为输出。当五伏控制108处于逻辑1时，I/O垫140充当能耐受五本文档来自技高网...
【技术保护点】
一种具有信号垫及耦合到其的电路的集成电路，其借助较低电压辅助而具有较高电压容差，所述集成电路包括： 集成电路信号垫； 第一Ｎ沟道金属氧化物半导体（ＮＭＯＳ）晶体管（１４２），其具有耦合到所述集成电路信号垫的漏极及耦合到操作电压的 栅极； 第二ＮＭＯＳ晶体管（１２８），其具有耦合到电力共用的源极及耦合所述第一ＮＭＯＳ晶体管（１４２）的源极的漏极； 第一Ｐ沟道金属氧化物半导体（ＰＭＯＳ）晶体管（１２６），其具有耦合到所述集成电路信号垫及所述第二ＮＭＯＳ晶体管 （１２８）的所述漏极的漏极； 第二ＰＭＯＳ晶体管（１２４），其具有耦合到所述第一ＰＭＯＳ晶体管（１２６）的源极的漏极，且所述第二ＰＭＯＳ晶体管（１２４）的源极耦合到所述操作电压； 第三ＰＭＯＳ晶体管（１２２），其具有耦合到所述集 成电路信号垫的漏极及耦合到所述第二ＰＭＯＳ晶体管（１２４）的栅极的源极； 第四ＰＭＯＳ晶体管（１１４），其具有耦合到所述第二ＰＭＯＳ晶体管（１２４）的所述栅极及所述第三ＰＭＯＳ晶体管（１２２）的所述源极的漏极，所述第四ＰＭＯＳ晶体管（ １１４）具有耦合到五伏控制信号的源极； 第三ＮＭＯＳ晶体管（１１６），其具有耦合到所述第二ＰＭＯＳ晶体管（１２４）的所述栅极及所述第三ＰＭＯＳ晶体管（１２２）的所述源极的漏极，且所述第三ＮＭＯＳ晶体管（１１６）具有耦合到所述操作电压的 栅极及耦合到所述五伏控制的源极； 第四ＮＭＯＳ晶体管（１２０），其具有耦合到所述集成电路信号垫的源极及耦合到所述操作电压的栅极； 第五ＰＭＯＳ晶体管（１１８），其具有耦合到所述集成电路信号垫的源极及耦合到所述操作电压的栅极； 所述第四ＮＭＯＳ晶体管（１２０）及所述第五ＰＭＯＳ晶体管（１１８）的漏极耦合到所述第四ＰＭＯＳ晶体管（１１４）的栅极； 所述第一ＰＭＯＳ晶体管（１２６）的栅极耦合到数据输出信号； 所述第二ＮＭＯＳ晶体管（１２８）的栅极耦合到 数据输出启用信号； 第一寄生二极管（１３２），所述第一寄生二极管（１３２）形成于所述第一ＰＭＯＳ晶体管（１２６）的所述源极与所述漏极之间；及 第二寄生二极管（１３４），所述第二寄生二极管（１３４）形成于所述第二ＰＭＯＳ晶体管（１ ２４）的所述源极与所述漏极之间，其中当所述五伏控制信号处于逻辑１时，穿过所述第二寄生二极管（１３４）的电流将所述集成电路信号垫...
【技术特征摘要】
【国外来华专利技术】US 2007-5-15 11/748,7711、一种具有信号垫及耦合到其的电路的集成电路，其借助较低电压辅助而具有较高电压容差，所述集成电路包括集成电路信号垫；第一N沟道金属氧化物半导体(NMOS)晶体管(142)，其具有耦合到所述集成电路信号垫的漏极及耦合到操作电压的栅极；第二NMOS晶体管(128)，其具有耦合到电力共用的源极及耦合所述第一NMOS晶体管(142)的源极的漏极；第一P沟道金属氧化物半导体(PMOS)晶体管(126)，其具有耦合到所述集成电路信号垫及所述第二NMOS晶体管(128)的所述漏极的漏极；第二PMOS晶体管(124)，其具有耦合到所述第一PMOS晶体管(126)的源极的漏极，且所述第二PMOS晶体管(124)的源极耦合到所述操作电压；第三PMOS晶体管(122)，其具有耦合到所述集成电路信号垫的漏极及耦合到所述第二PMOS晶体管(124)的栅极的源极；第四PMOS晶体管(114)，其具有耦合到所述第二PMOS晶体管(124)的所述栅极及所述第三PMOS晶体管(122)的所述源极的漏极，所述第四PMOS晶体管(114)具有耦合到五伏控制信号的源极；第三NMOS晶体管(116)，其具有耦合到所述第二PMOS晶体管(124)的所述栅极及所述第三PMOS晶体管(122)的所述源极的漏极，且所述第三NMOS晶体管(116)具有耦合到所述操作电压的栅极及耦合到所述五伏控制的源极；第四NMOS晶体管(120)，其具有耦合到所述集成电路信号垫的源极及耦合到所述操作电压的栅极；第五PMOS晶体管(118)，其具有耦合到所述集成电路信号垫的源极及耦合到所述操作电压的栅极；所述第四NMOS晶体管(120)及所述第五PMOS晶体管(118)的漏极耦合到所述第四...
【专利技术属性】
技术研发人员：王国立，约瑟夫A汤姆森，拉塞尔E库珀，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。