用于低功率高速接口的可调式输入接收器制造技术

本发明专利技术揭示一种伪差分输入接收器，其经配置以在没有并联终端的情况下支持宽广范围的参考电压Ｖｒｅｆ及宽广范围频率接口。本文中所描述的所述伪差分接收器实施方案在面积、功率及性能方面非常有效。本文中描述一种宽广频率范围Ｖｒｅｆ可调式输入接收器。所述接收器可用监视Ｖｒｅｆ的ＰＭＯＳ帮助器ＦＥＴ或经启用的堆叠ＰＭＯＳ帮助器ＦＥＴ配置以使所述接收器能够在Ｖｒｅｆ＝０Ｖ下如同常规ＣＭＯＳ接收器那样工作。所述接收器还可用监视Ｖｒｅｆ的ＮＭＯＳ帮助器ＦＥＴ配置以使基于Ｖｒｅｆ的输入接收器能够在Ｖｒｅｆ＝（０．５～０．７）Ｖｄｄ下依据输出驱动器的阻抗与并联的裸片上／外终端阻抗的比率而以对偏置电流及跳脱点的可编程性进行工作。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成半导体电路的领域。更明确地说，本专利技术涉及例如互补金属氧化物半导体(CMOS)输入接收器或伪差分输入接收器等高速输入逻辑接收器的领域。
技术介绍
一般来说，常规的CMOS输入接收器(例如，如图1中所示的使用密集装置或使用稀疏装置的不支持额外参考电压Vref的那些输入接收器)针对低功率存储器接口(例如，在外部总线接口标准EBIl、 EBI2等中所定义的那些接口)在200MHz以下工作良好。对于较高频率操作(例如，从200 MHz到533 MHz)，如图2中所示的若干种基于Vref的单端伪差分输入接收器已与不同Vref值(例如，在没有并联终端的情况下为供应电压的一半，或在具有Vddq终端的情况下为供应电压的7090 —起使用。为了覆盖宽广范围频率且支持Vref (例如，支持低功率双数据速率(DDR2)接口的接收器实施方案所需要的)，简单的解决方案是配置多个并联的输入接收器且基于Vref值而仅接通一个接收器。然而，此方法在面积及功率方面并不是合乎需要的。另外，多个并联接收器的实施方案遭受性能降级，其可归因于增加的输入电容Cin及由于添加了多路复用器而引起的增加的输入路本文档来自技高网...

【技术保护点】
一种具备可变范围逻辑阈值功能的输入接收器设备，所述设备包含：　逻辑门；　逻辑阈值配置，其与所述逻辑门并联地耦合，且经配置以接收可变逻辑阈值并针对所述逻辑阈值而配置逻辑装置；以及　帮助器装置，其经配置以接收所述可变逻辑阈值且 经配置以向所述逻辑门提供偏置电流路径，所述偏置电流路径不同于由所述逻辑阈值配置提供给所述逻辑门的偏置电流路径。

【技术特征摘要】
【国外来华专利技术】US 2007-5-31 60/941,228;US 2008-5-22 12/125,7601.一种具备可变范围逻辑阈值功能的输入接收器设备，所述设备包含逻辑门；逻辑阈值配置，其与所述逻辑门并联地耦合，且经配置以接收可变逻辑阈值并针对所述逻辑阈值而配置逻辑装置；以及帮助器装置，其经配置以接收所述可变逻辑阈值且经配置以向所述逻辑门提供偏置电流路径，所述偏置电流路径不同于由所述逻辑阈值配置提供给所述逻辑门的偏置电流路径。2. 根据权利要求1所述的设备，其进一步包含逻辑阈值检测器，所述逻辑阈值检测器经配置以接收所述逻辑阈值且基于所述可变逻辑阈值而向所述逻辑门提供额外偏置电流路径。3. 根据权利要求2所述的设备，其中所述逻辑阚值检测器包含-NMOS FET，其具有经配置以接收所述逻辑阈值的栅极；POMS上拉FET，其具有与漏极共同的栅极及耦合到电压供应源的源极，且其中所述漏极耦合到所述NMOS FET的漏极。4. 根据权利要求1所述的设备，其进一步包含启用装置，所述启用装置经配置以接收启用控制信号且经配置以基于所述启用控制信号的状态而选择性地禁止偏置电流流动通过所述逻辑装置。5. 根据权利要求1所述的设备，其中所述逻辑装置包含CMOS反相器。6. 根据权利要求5所述的设备，其中所述逻辑阈值配置包含-Vref CMOS对，其具有与所述CMOS反相器的PMOS源极共同的Vref PMOS源极；Vref NMOS源极，其与所述CMOS反相器的NMOS源极为共同的；PMOS上拉FET,其具有耦合到所述Vref CMOS对的共同漏极的栅极且经耦合以上拉共同PMOS源极连接；以及CMOS下拉FET，其具有耦合到所述Vref CMOS对的所述共同漏极的栅极且经耦合以下拉共同NMOS源极连接。7. 根据权利要求5所述的设备，其中所述帮助器装置包含帮助器PMOS FET，所述帮助器PMOS FET具有耦合到所述逻辑阈值的栅极且经配置以上拉所述CMOS对的PMOSFET的源极连接。8. 根据权利要求5所述的设备，其中所述帮助器装置包含帮助器NMOS FET，所述帮助器NMOS FET具有耦合到所述逻辑阈值的栅极且经配置以下拉所述CMOS对的NMOS FET的源极连接。9. 根据权利要求5所述的设备，其进一步包含逻辑阈值检测器，所述逻辑阈值检测器经配置以接收所述逻辑阈值且基于所述逻辑阈值的值而向所述逻辑装置提供额外偏置电流路径。10. 根据权利要求l所述的设备，其中所述逻辑装置包含NMOS反相器。11. 根据权利要求IO所述的设备，其中所述逻辑阈值配置包含-Vref NMOS FET，其具有经配置以接收所述逻辑阈值的栅极且具有与所述NMOS反相器的源极共同的源极；第一 PMOS上拉FET，其具有耦合到Vdd的源极及耦合到所述NMOS反相器的漏极的漏极；第二PMOS上拉FET，其具有耦合到Vdd的源极，具有耦合到所述Vref NMOSFET的漏极的漏极连接。12. 根据权利要求11所述的设备，其中所述第一 PMOS上拉FET具有耦合到所述VrefNMOS FET的漏极的栅极。13. 根据权利要求11所述的设备，其中所述第一 PMOS上拉FET具有耦合到所述NMOS反相器的漏极的栅极。14. 根据权利要求11所述的设备，其中所述第二 PMOS上拉FET具有耦合到所述VrefNMOS FET的所述漏极的栅极。15. 根据权利要求11所述的设备，其中所述第二 PM...

【专利技术属性】
技术研发人员：权昌基，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]