解决测试Ｐａｄ使用中耐压问题的电路及方法技术

本发明专利技术公开了一种解决测试Ｐａｄ使用中耐压问题的电路；包括：测试Ｐａｄ模块，包括ＭＯＳ管；存储器模块与测试Ｐａｄ模块中ＭＯＳ管的漏极相连接；有电压转换电路与存储器模块相连接；电压转换电路与测试Ｐａｄ模块中ＭＯＳ管的栅极和衬底相连接，调节ＭＯＳ管栅极和衬底电位，电压转换电路向测试Ｐａｄ模块输出电压Ｖ１，输出至测试Ｐａｄ中的ＭＯＳ管栅极和衬底；当测试信号为最高正电压时，调整电压Ｖ１的电位到一电压；当测试信号为负电压时，调整电压Ｖ１为另一电压。本发明专利技术在只有一组测试Ｐａｄ的前提下，仍然是测试Ｐａｄ的ＭＯＳ器件的各端点之间的电压差满足器件的工艺条件，从而顺利完成存储器所需的测试。

【技术实现步骤摘要】

本专利技术涉及一种半导体测试电路及方法，具体涉及一种存储器测试用电路及方法。
技术介绍
目前，为了让一个测试Pad能够无损地测量正、负电压，通常的做法是将测试Pad 相关电路NMOS管的栅和衬底接到最低电位。现假设最高正电压为VP0S，最低负电压为 VNEG,从而NMOS管的栅和衬底接到VNEG。这样在测试Pad测试VPOS的时候，NMOS管的漏 (Drain)端到栅(Gate)端和衬底(Sub)端之间的偏置都为VPOS+1VNEG |。在现在的工艺 条件下，NMOS管的击穿电压(BV)特性显示该偏置已经超过了工艺条件。原来的做法是用两组测试Pad，一组用于测试正电压，另一组用于测试负电压，这 样NMOS管的漏(Drain)端到栅(Gate)端和衬底(Sub)端之间的偏置都为VPOS或者|VNEG，而这是符合工艺条件的。但是这会多使用一组测试Pad，耗费较大的芯片面积。现在通常是将测试要求和工艺要求分开考虑。1)根据现有的测试设计办法即只有一个测试Pad的情况下，根据NMOS管的偏置条 件选择适合BV要求的器件，这种方法需要较好的工艺支持，可能需要设计新的器件，会增 加工艺和ESD评价的成本。2)根据现有的工艺水平，在满足器件BV的要求下，设计具体的测试方案，正如起 初一样，用两组测试Pad，一组测试正电压范围的信号，一组测试负电压范围的信号。这种方 法会增加系统的面积。
技术实现思路
本专利技术所要解决的技术问题是提供一种本专利技术的目的是要在当前的工艺条件之 下，减少系统面积，解决测试要求和器件击穿电压BV特性之间的矛盾。为了解决以上技术问题，本专利技术提供了一种解决测试Pad使用中耐压问题的电 路；包括测试Pad模块，包括MOS管；存储器模块与测试Pad模块中MOS管的漏极相连接； 有电压转换电路与存储器模块相连接；电压转换电路与测试Pad模块中MOS管的栅极和衬 底相连接，调节MOS管栅极和衬底电位，电压转换电路向测试Pad模块输出电压VI，输出至 测试Pad中的MOS管栅极和衬底；当测试信号为最高正电压时，调整电压Vl的电位到一电 压；当测试信号为负电压时，调整电压Vl为另一电压。本专利技术的有益效果在于该技术通过调整测试Pad中的MOS管栅极Gate和衬底 Sub电位，在只有一组测试Pad的前提下，仍然是测试Pad的MOS器件的各端点之间的电压 差满足器件的工艺条件，从而顺利完成存储器所需的测试。这样就解决了解决测试Pad和 器件耐压问题之间的矛盾，避免了牺牲芯片面积或工艺开发新器件。本专利技术还提供了上述解决测试Pad使用中耐压问题的电路的使用方法，包括以下 步骤将测试Pad相关电路中NMOS管的栅极和衬底端引出标注Vl ；电压转换电路根据控制信号选择不同的输出电位；将正电压范围的信号和负电压范围的信号分类，用不同的测试模式标识；存储器模块中的控制电路测试到正电压范围信号时控制电路输出信号Tm =电源 电压，测试到负电压范围信号时输出信号Tm=零电压；当Tm =电源电压时，电压转换电路输出Vl为一电压；Tm=零电压时，电压转换电 路输出Vi另一电压。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细说明。图1是本专利技术实施例示意图；图2是本专利技术实施例测试正电压范围信号时各节点电位的示意图；图3是本专利技术实施例测试负电压范围信号时各节点电位的示意图。具体实施例方式本专利技术是为满足利用一组测试Pad同时满足测试正、负电压的要求，通过设计模 块处理测试Pad对应NMOS的栅极Gate和衬底Sub端电位，解决出现的耐压问题(NM0S管 的偏置电压超出BV)。 如图1所示，模块1就是普通的测试Pad示意图，图中NMOS管起静电放电ESD保 护；模块2就是Flash或EEPROM模块；模块3就是调节NMOS管栅极Gate和衬底Sub电位 的电压转换(level shift)电路。如图2所示，当测试信号为最高正电压VPOS时，调整Vl的电位到零电压Vgnd。如 图3所示，当测试信号为负电压VNEG时，调整Vl为负电压VNEG。这样可以保证正、负电压 都可以无损通过测试Pad，此时NMOS管的漏(Drain)端到栅(Gate)端和衬底(Sub)端之间 的偏置电压降低到最高正电压VPOS以下，该电压低于NMOS管的漏源击穿电压BV，从而满足 工艺条件。本专利技术提出的解决办法正是利用控制(Vl)电位电路的引入解决了在测试Pad减 少过程中碰到的无损测试和工艺条件之间的矛盾。这样就可以保证在减少一个测试Pad的 基础上完成正、负电压的测试。该专利技术有效地解决了解决测试Pad和器件耐压问题之间的 矛盾，从而避免了牺牲芯片面积(增加一组测试Pad)或者工艺的开发的难度(开发漏源击 穿电压BV更高的器件)。通过控制测试Pad NMOS管的栅极Gate和衬底Sub电位，可以解决测试正、负电压 信号和NMOS管漏源击穿电压BV特性之间的矛盾，具体要保护应用于解决测试Pad使用中存在耐压问题的解决办法的具体电路，电路由普通的 测试Pad+电压转换电路level shift+Flash或EEPROM模块。可以调整测试Pad上匪OS 管栅极Gate和衬底Sub端口的电位。通过调整电位，可以保证无损的测试Flash或EEPROM 的TP端的正、负电压信息。在只使用一组测试Pad完成正、负电压的测试前提下，仍然可以 保证NMOS管各端点之间的电压差满足工艺的漏源击穿电压BV要求。本专利技术中测试Pad和Flash或EEPROM系统在原有普通系统的基础上主要针对测试Pad的相关电路进行了改动，将NMOS管的栅极Gate和衬底Sub端的电位由普通设计中的固定电位(零电压vgnd或负电压VNEG)改变为VI，该电位可以根据具体的测试项目调整 以便满足NMOS管的漏源击穿电压BV要求。将测试Pad相关电路中NMOS管的栅极Gate和衬底Sub端引出标注Vl ；设计电 压转换level shift电路，根据控制信号选择不同的输出电位，在本次设计中选择零电压 vgnd或者负电压VNEG。根据具体的测试要求，将正电压范围的信号和负电压范围的信号分 类，用不同的测试模式标识。在Flash或EEPROM模块中设计控制电路，使得测试正电压范围 信号时控制电路输出信号Tm = vpwr(电源电压)，测试负电压范围信号是解码电路输出信 号Tm = vgnd (零电压)。设计电压转换level shift电路，使得Tm = en =电源电压vpwr 时，输出Vl =零电压vgnd ;Tm= en =零电压vgnd时，输出Vl =负电压VNEG。这样测试正电压范围信号时，图1中模块1中的NMOS管任何两端的电位都小于或 等于最高正电压VPOS ；测试负电压范围信号时，对应的NMOS管任何两端的电位都小于或等 于I负电压VNEG I。从而在现有的工艺条件(最高正电压VP0S，I负电压VNEGI <击穿电压阶<最 高正电压VP0S+I负电压VNEG I)下，采用一个测试Pad就可以实现正负电压范围的信号测试ο1)分析测试信号的最高最低电平，将最高电平标注为VP0S，最低电平标注为 VNEG ；2)将测试Pad相关电路中NMOS管的栅极Gate和衬底Sub端引出标注Vl 本文档来自技高网...

【技术保护点】
一种解决测试Ｐａｄ使用中耐压问题的电路；包括：测试Ｐａｄ模块，包括ＭＯＳ管；存储器模块与测试Ｐａｄ模块中ＭＯＳ管的漏极相连接；其特征在于，还包括：电压转换电路与存储器模块相连接；电压转换电路与测试Ｐａｄ模块中ＭＯＳ管的栅极和衬底相连接，调节ＭＯＳ管栅极和衬底电位，电压转换电路向测试Ｐａｄ模块输出电压Ｖ１，输出至测试Ｐａｄ中的ＭＯＳ管栅极和衬底；当测试信号为最高正电压时，调整电压Ｖ１的电位到一电压；当测试信号为负电压时，调整电压Ｖ１为另一电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：董乔华，姚翔，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]