功率器件及其制备方法技术

技术编号:46585296 阅读:2 留言:0更新日期:2025-10-10 21:22
本申请涉及一种功率器件及其制备方法,器件包括:衬底,以及位于衬底的第一表面上依次层叠的第一外延层、第二外延层;第二外延层内包括经由第二外延层的顶面沿朝向衬底的第一方向延伸,且沿平行于第一表面的第二方向间隔排列的多个分裂栅,以及与分裂栅接触连接的离子柱;分裂栅内包括沿第二方向间隔排列的子栅,包围子栅的外表面的介质层;其中,介质层包括位于相邻子栅之间的延伸部;离子柱位于一对一设置的延伸部的正下方,且沿第一方向延伸至第一外延层内;离子柱的导电类型与第一外延层、第二外延层的导电类型相反。能够有效地改善击穿电压和比导通电压的折中关系的同时,降低其开关功耗。

【技术实现步骤摘要】

本申请涉及集成电路,特别是涉及一种功率器件及其制备方法


技术介绍

1、金属-氧化物-半导体场效应晶体管器件(metal-oxide-semiconductor fieldeffect transistor,mosfet)是一种应用广泛且性能优越的功率器件,其中,碳化硅(sic)材料因其优良特性,在高功率方面具有强大的吸引力,成为高性能功率mosfet的理想材料之一。sic mosfet器件主要有平面栅结构及沟槽栅结构。

2、相较于平面栅结构,沟槽栅碳化硅(sic)mosfet因沟槽栅结构消除了结型场效应管(junction fet,jfet)区域效应,使得电流可以更垂直且直接地经由源极流向漂移区,元胞密度可以做得更高,从而显著降低了单位面积的导通电阻。得益于更高的元胞密度和更短的沟道,其输入电容更小,开关速度更快、损耗更低,能够在相同面积的晶圆上集成更多的器件单元,有效提高晶圆的利用率和芯片密度。

3、然而,沟槽栅sic mosfet的器件耐压受限于外延层厚度及掺杂浓度,其导通电阻与击穿电压之间存在显著折衷关系,制约了器件开关速度本文档来自技高网...

【技术保护点】

1.一种功率器件,其特征在于,包括:衬底,以及位于所述衬底的第一表面上依次层叠的第一外延层、第二外延层;

2.根据权利要求1所述的功率器件,其特征在于,所述第二外延层内包括经由所述的第二外延层顶面,且沿所述第一方向依次排列的源区、基区;

3.根据权利要求2所述的功率器件,其特征在于,所述介质层,包括:

4.根据权利要求3所述的功率器件,其特征在于,还包括:

5.根据权利要求1所述的功率器件,其特征在于,所述分裂栅,包括:

6.一种功率器件的制备方法,其特征在于,用于制备权利要求1-5任一项所述的功率器件,功率器件的制备方法,包括...

【技术特征摘要】

1.一种功率器件,其特征在于,包括:衬底,以及位于所述衬底的第一表面上依次层叠的第一外延层、第二外延层;

2.根据权利要求1所述的功率器件,其特征在于,所述第二外延层内包括经由所述的第二外延层顶面,且沿所述第一方向依次排列的源区、基区;

3.根据权利要求2所述的功率器件,其特征在于,所述介质层,包括:

4.根据权利要求3所述的功率器件,其特征在于,还包括:

5.根据权利要求1所述的功率器件,其特征在...

【专利技术属性】
技术研发人员:余开庆曾祥相奇彭天智李恬恬
申请(专利权)人:广东芯粤能半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1