一种半导体器件芯片及其制备方法技术

技术编号:45587072 阅读:31 留言:0更新日期:2025-06-20 22:05
本发明专利技术提供了一种半导体器件芯片及其制备方法,所述方法包括:在衬底上依次沉积N‑DBR层、有源层、P‑DBR层,在外围沉积保护层,进行干刻蚀,直至穿过保护层、P‑DBR层、有源层并深入N‑DBR层中,在P‑DBR层上蒸镀P型电极,在衬底的一侧蒸镀N型电极;根据切割道图案对芯片半成品进行干刻蚀,直至穿过N‑DBR层、有源层、P‑DBR层、衬底并深入N型电极中,以得到切割道,沿切割道进行芯片分离,以得到目标半导体器件芯片,本发明专利技术可有效实现应力释放的过程,进而降低芯片破片率,同时简化了芯片制备方法,提升了芯片制备效率以及降低了成本。

【技术实现步骤摘要】

本专利技术属于半导体的,具体地涉及一种半导体器件芯片及其制备方法


技术介绍

1、半导体器件是导电性介于良导电体与绝缘体之间,利用半导体材料特殊电特性来完成特定功能的电子器件,可用来产生、控制、接收、变换、放大信号和进行能量转换。

2、在现有的半导体器件芯片制作过程中,多层结构的堆叠会导致制作芯片的过程中晶圆易产生翘曲,由于电极层较厚,电极层通常又由真空蒸镀蒸发镀膜方式制作,外延膜层和电极层的堆叠将导致晶圆翘曲进一步增大,导致芯片制作的过程中膜层脱落、晶圆破碎的风险较高,同时晶圆的翘度影响接触孔结构的制作,导致芯片的良率较低。

3、现有技术中,通常在芯片背面制作黏附层、应力修正层及钝化层,修正其应力使得芯片翘曲度在预设范围内,由于黏附层、应力修正层及钝化层通常使用贵金属制备,进而导致芯片制作成本提升,且制作黏附层、应力修正层及钝化层较为复杂,影响芯片制作效率。


技术实现思路

1、为了解决上述技术问题,本专利技术提供了一种半导体器件芯片及其制备方法,以解决上述
技术介绍
中提出的问题。...

【技术保护点】

1.一种半导体器件芯片的制备方法,其特征在于,所述方法包括:

2.根据权利要求1所述的半导体器件芯片的制备方法,其特征在于,所述第一叠层与所述第三叠层均为GaAs层,所述第二叠层与所述第四叠层均为AlGaAs层。

3.根据权利要求1所述的半导体器件芯片的制备方法,其特征在于,所述N-DBR层中第一叠层与第二叠层的交替层叠周期的范围为10~20。

4.根据权利要求1所述的半导体器件芯片的制备方法,其特征在于,所述P-DBR层中第三叠层与第四叠层的交替层叠周期的范围为10~20。

5.根据权利要求1所述的半导体器件芯片的制备方法,其特征在于,所...

【技术特征摘要】

1.一种半导体器件芯片的制备方法,其特征在于,所述方法包括:

2.根据权利要求1所述的半导体器件芯片的制备方法,其特征在于,所述第一叠层与所述第三叠层均为gaas层,所述第二叠层与所述第四叠层均为algaas层。

3.根据权利要求1所述的半导体器件芯片的制备方法,其特征在于,所述n-dbr层中第一叠层与第二叠层的交替层叠周期的范围为10~20。

4.根据权利要求1所述的半导体器件芯片的制备方法,其特征在于,所述p-dbr层中第三叠层与第四叠层的交替层叠周期的范围为10~20。

5.根据权利要求1所述的半导体器件芯片的制备方法,其特征在于,所述保护层具体为sin层与al2o3层,所述保护层的厚度为4300a~5200a。

6....

【专利技术属性】
技术研发人员:侯汉成宋嘉铭刘坤明茆同海
申请(专利权)人:华通芯电南昌电子科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1