一种贴装内存卡连接器测试装置，包括一主控电路、分别与所述主控电路电性相连的至少一数据采集电路、及一显示单元，所述主控电路中存储有正常的贴装内存卡连接器的针脚信息，所述至少一数据采集电路与所述至少一贴装内存卡连接器对应连接以采集所述贴装内存卡连接器的针脚信息，所述主控电路通过所述数据采集电路控制所述贴装内存卡连接器的针脚接收来自所述数据采集电路的数据，所述数据采集电路采集所述贴装内存卡连接器针脚接收的数据并传送给所述主控电路，所述主控电路将采集到的数据与正常的针脚信息进行比较，并将比较结果显示在所述显示单元上提示待测主板上的阵列型连接器的针脚是否正常。
【技术实现步骤摘要】
本专利技术涉及一种连接器测试装置，特别是一种贴装内存卡连接器测试装置。
技术介绍
随着主板架构及技术的发展，主板上的内存卡连接器逐渐由过去的插件内存卡连 接器发展为贴装内存卡连接器。现在，越来越多的高端电子产品开始使用贴装内存卡连接 器。对应地，电子产品上的内存卡插槽也逐渐由插件内存槽发展为贴装内存槽。由于内存 卡连接器针脚数量多、封装精密、体积大，因而给生产制程和测试带来了较大的困难。特别 是在对连接器针脚焊点的开路以及短路测试时，传统的ICT(In Current Test)测试由于没 有测试点因此测试不了这种贴装连接器，而飞针测试由于容易造成连接器针脚的损坏，因 而也无法对贴装内存槽连接器进行测试，业界暂时没有这类连接器的测试设备。
技术实现思路
鉴于以上内容，有必要提供一种贴装内存卡连接器测试装置。一种贴装内存卡连接器测试装置，用于对一待测主板上的贴装内存卡连接器进行 测试，包括一主控电路、分别与所述主控电路电性相连的至少一数据采集电路、及一显示单 元，所述主控电路中存储有正常的贴装内存卡连接器的针脚信息，所述至少一数据采集电 路与所述至少一贴装内存卡连接器对应连接以采集所述贴装内存卡连接器的针脚信息，所 述主控电路通过所述数据采集电路控制所述贴装内存卡连接器的针脚接收来自所述数据 采集电路的数据，所述数据采集电路采集所述贴装内存卡连接器针脚接收的数据并传送给 所述主控电路，所述主控电路将采集到的数据与正常的针脚信息进行比较，并将比较结果 显示在所述显示单元上提示待测主板上的阵列型连接器的针脚是否正常。优选地，所述数据采集电路向所述贴装内存卡连接器的对应针脚发送两次相反的 数据，如果所述内存卡连接器的针脚两次接收到的数据均与数据采集电路发送的数据一 致，则所述内存卡连接器的针脚正常，如果两次接收的数据与数据采集电路发送的数据不 同，则所述针脚异常。优选地，所述数据采集电路包括一复杂可编程逻辑器件，所述复杂可编程逻辑器 件包括若干数据采集引脚、一数据传送引脚及至少一时钟引脚，所述数据采集引脚分别电 性连接待测主板上的贴装内存卡连接器针脚并采集针脚信息，所述复杂可编程逻辑器件对 采集到的针脚信息进行处理后由数据传送输出至所述主控电路。优选地，所述数据采集电路还包括一与所述复杂可编程逻辑器件及所述主控电路 连接的电压信号采集单元，所述电压信号采集单元采集所述贴装内存卡连接器针脚的电压 信号并发送至所述主控电路。优选地，所述电压信号采集单元包括若干电压信号采集引脚、一第一数据传送引 脚、一第二数据传送引脚、一第一时钟引脚、一第二时钟引脚，所述第一数据传送引脚与所 述复杂可编程逻辑器件的数据传送引脚相连，所述第一时钟引脚与所述复杂可编程逻辑器4件的时钟引脚相连，所述电压信号采集引脚分别电性连接待测主板上的贴装内存卡连接器 针脚以采集电压信息，所述复杂可编程逻辑器件对采集到的针脚信息进行处理后由所述第 二数据传送引脚输出至所述主控电路。优选地，所述电压信号采集单元还包括一第三数据传送引脚及一第三时钟引脚， 所述存储单元包括一电可擦可编程只读存储器，所述电可擦可编程只读存储器包括一串行 数据引脚、一串行时钟引脚及一写保护引脚，所述第三数据传送引脚和第三时钟引脚分别 连接所述串行数据引脚和串行时钟引脚，所述写保护引脚经由一跳帽接地。优选地，所述主控电路包括一微控制器，所述微控制器包括一数据传送引脚及一 时钟引脚，所述微控制器的数据传送引脚和时钟引脚分别连接所述电压信号采集单元的第 二数据传送引脚和第二时钟引脚，所述微控制器通过所述数据传送引脚及时钟引脚控制所 述电压信号采集单元采集电压信号。优选地，所述微控制器具有若干并行数据传送引脚，所述主控电路还包括一与所 述微控制器连接的通用串行接口解析电路及与所述通用串行接口解析电路电性连接的通 用串行接口，所述通用串行接口解析电路具有若干并行数据引脚，所述通用串行接口解析 电路的并行数据引脚分别与所述微控制器的并行数据传送引脚对应连接，从而实现数据在 所述通用串行接口与微控制器之间的串并/并串转换。优选地，所述显示单元通过所述通用串行接口与所述微控制器实现数据传输。优选地，每一信号采集电路的第二数据传送引脚和第二时钟引脚均对应连接至所 述微控制器的数据传送引脚及时钟引脚。相较于现有技术，本专利技术贴装内存卡连接器测试装置通过所述主控电路控制数据 采集电路对所述贴装内存卡连接器的各个针脚进行测试，避免了传统测试治具对贴装内存 卡连接器针脚的损坏。附图说明图1是本专利技术较佳实施方式贴装内存卡连接器测试装置的组成框图，所述阵列型 连接器测试装置包括一待测主板、一数据采集电路、一主控电路、及一显示单元。图2及图3是图1中主控电路的元件电路图。图4及图5是图1中数据采集电路的元件电路图。具体实施例方式请参阅图1，本专利技术贴装内存卡连接器测试装置较佳实施方式包括一待测主板 10、一数据采集电路30、一主控电路50、及一显示单元60。所述待测主板10上设置若干个贴装内存卡连接器20。所述内存卡连接器20具有若干个 针脚Bl Bn及Il In(见图4)。所述数据采集电路30与所述贴装内存卡连接器20电 性连接以采集所述贴装内存卡连接器20的针脚信息，并将采集到的针脚信息传送给所述 主控电路50。所述主控电路50中存储有正常的针脚信息。所述显示单元60与所述主控电 路50相连。所述主控电路50将采集到针脚信息进行比较处理后得出测试结果，并将所述 测试结果发送至显示单元60显示。请参阅图2及图3，所述主控电路50包括一通用串行(USB)接口 Jl、一 USB解析电路U1、及一微控制器U3。请参阅图2，所述USB解析电路Ul具有若干并行数据引脚EO En，若干控制引脚 R、W、TXE, RXF,若干电源引脚VCC、AVCC，接地引脚GND，振荡信号输入端XOl、XI1。所述USB 接口 Jl具有电源端VCC，接地端GND，及两个信号传输端DN、DP。所述USB接口 Jl的电源端 通过一电感L与所述USB解析电路Ul的其中两个电源引脚VCC、AVCC相连，并经由一跳帽 J2连接至显示单元60提供的一 USB电源USBVl。所述USB解析电路Ul的另一电源引脚VCC 连接至一 3. 3V工作电源。所述振荡信号输入端X01、XIl经由一 6M的晶振J3接地。所述 USB接口 Jl的两个信号传输端DN、DP分别与所述USB解析电路Ul的信号传输引脚USBM、 USBP及一复位引脚RSTO连接。所述显示单元60通过所述USB接口 Jl与所述USB解析电 路Ul连接并实现数据传输。所述USB解析电路Ul还具有一时钟引脚ESK、一数据传输引脚 DATA、及一片选端ECS。所述USB解析电路Ul通过所述时钟引脚ESK、数据引脚DATA、及片 选端ECS与一第一存储单元U2连接。所述数据引脚DATA通过两个电阻连接至所述USB电 源USBV1。所述第一存储单元U2用以存储所述USB模块的ID等相关信息。请参阅图3，所述微控制器U3具有与所述USB解析电路Ul对应的若干并行数据引 脚DO Dn及控制引脚R、W、TXE、RXF，所述USB解析电路Ul通过所述并行数据引脚DO Dn及控制引脚R、W、TXE、本文档来自技高网...
【技术保护点】
一种贴装内存卡连接器测试装置，用于对一待测主板上的贴装内存卡连接器进行测试，包括一主控电路、分别与所述主控电路电性相连的至少一数据采集电路、及一显示单元，所述主控电路中存储有正常的贴装内存卡连接器的针脚信息，所述至少一数据采集电路与所述至少一贴装内存卡连接器对应连接以采集所述贴装内存卡连接器的针脚信息，所述主控电路通过所述数据采集电路控制所述贴装内存卡连接器的针脚接收来自所述数据采集电路的数据，所述数据采集电路采集所述贴装内存卡针脚接收的数据并传送给所述主控电路，所述主控电路将采集到的数据与正常的针脚信息进行比较，并将比较结果显示在所述显示单元上以提示待测主板上的阵列型连接器的针脚是否正常。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈仰新，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。