基于片上可编程系统的数控系统精插补器及其控制方法技术方案

本发明专利技术涉及一种基于片上可编程系统的数控系统精插补器及其控制方法，精插补器基于ＦＰＧＡ结构，处理器与精插补模块、三态桥、双口ＲＡＭ、ＤＭＡ模块、定时器模块以及片内ＲＯＭ相连；精插补模块，接收处理器的控制信号和在处理器控制下由双口ＲＡＭ传送的粗插补命令，输出精插补脉冲信号；三态桥将处理器与ＦＰＧＡ外部的ＦＬＡＳＨ及ＳＲＡＭ相连；双口ＲＡＭ通过ＰＣＩ接口模块与上位机微处理器相连；定时器模块，向精插补模块输出其生成脉冲信号所需的基础频率；ＤＭＡ模块将ＦＬＡＳＨ中存储的精插补控制程序拷贝到处理器内存中；内部交换总线模块，为各模块提供内部连接总线。本发明专利技术采用基于ＦＰＧＡ的片上系统的设计，提高了精插补器的保密性和集成性，提高了精插补器处理的稳定性和速度，降低了上位机的数据处理量。

【技术实现步骤摘要】

本专利技术涉及计算机数控系统插补控制装置，具体的说是。
技术介绍
插补模块是整个数控系统中及其重要的的功能模块之一，其运算速度直接影响系 统的速度、精度和加工能力等。在数控闭环控制系统中插补算法采用的是数据采样插补算 法，即将整个插补过程分为粗插补和精插补两个阶段，而粗插补与精插补之间的通信速率 和精插补计算的速度影响着整个数控系统的速度和加工能力。 目前，业内大量的高速精插补器是采用微处理器或者微控制器进行控制和通信 的，采用微处理器或者微控制器的硬件开发平台并不是完全针对插补运算的应用情况的， 因此在实际应用当中经常出现硬件资源浪费或者资源不够的问题，并且往往需要外接 FPGA(现场可编程逻辑门阵列)芯片来进行精插补运算，存在接口速率的瓶颈问题。而采用 SOPC(可编程片上系统)技术能解决这个问题。 近年来，随着半导体技术的飞速发展，传统的芯片设计方法正在进行一场变革，其 标志就是系统级芯片(S0C)被业界广泛地接受，并成为研究与开发的热点。随着S0C技术 应运而生的是SOPC技术。它结合了 SOC与FPGA的优点，既是片上系统(S0C， System on a Chip)，即由整个芯片完成整个系统的主要逻辑功能；又是可编程系统，具有灵活的设计方 式，可裁剪、可扩充、可升级，并具备软硬件在系统中可编程的功能。SOPC的巨大吸引力来自 于能够提供更好的性能以及更低的功耗，有效节省电路板空间并降低产品的总成本，因此 电子工业正在向SOPC设计转移，使SOPC成为现代电子系统的最佳选择之一。但是目前基于 FPGA的片上系统的设计应用于精插补器，不能合理的分配软件、硬件资源，接口速率存在瓶 颈问题，保密性差，集成性不高，接口复杂，灵活性不强，不便于以后的升级。
技术实现思路
针对现有技术中存在的精插补器多采用微处理器或者微控制器，存在不能合理的 分配软件、硬件资源，接口速率存在瓶颈等问题，本专利技术要解决的技术问题是提供一种可合 理分配软件、硬件资源、解决瓶颈问题的基于片上可编程系统的数控系统精插补器及其控 制方法。 为解决上述技术问题，本专利技术采用的技术方案是 本专利技术基于片上可编程系统的数控系统精插补器，是基于FPGA结构，包括处理 器，通过内部交换总线模块与精插补模块、三态桥、双口 RAM、 DMA模块、定时器模块以及片 内ROM相连，运行精插补控制程序及双口 RAM驱动程序；精插补模块，接收处理器的控制信 号和在处理器控制下由双口 RAM传送的粗插补命令，完成精插补计算，输出精插补脉冲信 号；三态桥，将处理器与FPGA外部的FLASH及SRAM相连；双口 RAM，通过PCI接口模块与上 位机微处理器相连；定时器模块，在处理器的控制下，向精插补模块输出其生成脉冲信号所需的基础频率；DMA模块，接收处理器的控制命令，将FLASH中存储的精插补控制程序拷贝 到处理器内存中；内部交换总线模块，为处理器模块、双口 RAM模块、DMA模块、精插补模块、 三态桥模块、定时器模块提供内部连接总线。 所述精插补模块包括 精插补译码模块，在处理器的控制下对上位机发出的地址信号、片选信号和控制 命令信号进行译码，选通数控系统中相应伺服轴的DDA积分器电路进行精插补运算； 精插补时序模块，接收定时器模块的时钟脉冲，经分频后产生DDA积分电路所需 的累加时序脉冲和插补中断信号；DDA积分电路，具有X、Y、Z、U四组，每组对双口 RAM中的粗插补数据进行精插补运算，产生均匀脉冲，输出至脉冲输出选择器，控制数控系统中相应的伺服轴。 所述精插补时序模块包括 分频计数器，对定时器模块发出的时钟信号进行分频，输出控制精插补运算所需 要的时钟节拍信号； 分频节拍时序发生器，在处理器CON信号的控制下将时钟节拍信号进行处理，产 生DDA积分器的累加时序脉冲； 中断信号发生器，用于产生一个中断请求信号，使处理器进入中断服务子程序，进入下一个插补周期。 所述DDA积分电路包括 进给增量低位寄存器，对来自双口 RAM的粗插补数据进行精插补运算，产生被积 分增量寄存器所需的进给增量值的低位； 进给增量高位寄存器，对来自双口 RAM的粗插补数据进行精插补运算，产生被积 分增量寄存器所需的进给增量值的高位； 被积分增量寄存器，对进给增量低位寄存器和进给增量高位寄存器的低位值及高 位值进行整合，产生完整的进给增量值送至DDA积分器； DDA积分器，对完整的进给增量值进行积分运算，产生溢出脉冲至脉冲输出选择 器； 脉冲输出选择器，接收处理器的选择信号，对数控系统各轴的伺服控制驱动电机 进行选择控制。 本专利技术基于片上可编程系统的数控系统精插补器的控制方法，其特征在于包括以 下步骤 开始，装置初始化，启动精插补控制程序； 判断通讯是否请求中断？ 如是，则从上位机通过PCI接口读取粗插补数据寄存至双口 RAM中； 通过缓冲标志判断双口 RAM中是否存有粗插补数据； 如存有粗插补数据，则进入判断是否发生时序中断； 如发生时序中断，则取粗插补数据至精插补模块进行精插补计算得到精插补数 据； 实时输出精插补数据至数控系统各轴的伺服控制驱动电机； 转至通过缓冲标志判断双口 RAM中是否存有数据步骤，循环进行。5 所述精插补计算具体如下 对来自双口 RAM的粗插补数据分解产生进给增量值的低位值及高位值； 对低位值及高位值进行高位、低位整合，产生完整的进给增量值； 对完整的进给增量值进行积分运算，在累加时序脉冲控制下，当进给增量值累加到一设定值时产生溢出脉冲。 如果不发生时序中断，则转至判断是否通信中断步骤。 如果双口 RAM中不存有粗插补数据，则转至判断是否通信中断步骤。 如果不发生通信中断，则转至通过缓冲标志判断双口 RAM中是否存有数据步骤。 本专利技术具有以下有益效果及优点 1.本专利技术采用基于FPGA的片上系统的设计，提高了精插补器的保密性和集成性。 2.本专利技术采用基于PCI总线通信，提高了精插补器处理的稳定性和速度；采用Altera公司生产的Cyclone系列FPGA，降低了成本，也便于以后的升级。 3.本专利技术采用双口 RAM缓存数据，解决了接口速率瓶颈问题，提高了精插补处理速度。 4.本专利技术采用协处理器的工作方式，降低了上位机的数据处理量。 附图说明 图1为本专利技术精插补器的结构框图； 图2为本专利技术精插补器中精插补模块内部结构框图； 图3A为精插补模块中精插补译码器结构框图； 图3B为精插补模块中精插补时序模块结构框图； 图3C为精插补模块中DDA积分电路结构框图； 图4为本专利技术方法中精插补控制程序流程图。具体实施例方式本专利技术精插补器应用于数控系统中，其将接收到上位机应用进程发送来的粗插补 数据与控制信息提供给精插补模块，经精插补模块运算后得到的精插补数据发送给数控系 统的各伺服控制驱动电机。本实施例中包括X轴、Y轴、Z轴以及U轴四维运动，本专利技术精插 补器用于控制上述四维运动。 如图1所示，本专利技术精插补器基于FPGA结构，包括处理器、精插补模块、三态桥、 双口 RAM、定时器模块、DMA模块以及内部交换总线模块，其中处理器通过内部交换总线模 块与精插补模块、三态桥、双口 RAM、DMA模块、定时器模块以及片内ROM相连，运行精插补控 制程序及双口 本文档来自技高网...

【技术保护点】
一种基于片上可编程系统的数控系统精插补器，其特征在于：基于ＦＰＧＡ结构，包括：处理器，通过内部交换总线模块与精插补模块、三态桥、双口ＲＡＭ、ＤＭＡ模块、定时器模块以及片内ＲＯＭ相连，运行精插补控制程序及双口ＲＡＭ驱动程序；精插补模块，接收处理器的控制信号和在处理器控制下由双口ＲＡＭ传送的粗插补命令，完成精插补计算，输出精插补脉冲信号；三态桥，将处理器与ＦＰＧＡ外部的ＦＬＡＳＨ及ＳＲＡＭ相连；双口ＲＡＭ，通过ＰＣＩ接口模块与上位机微处理器相连；定时器模块，在处理器的控制下，向精插补模块输出其生成脉冲信号所需的基础频率；ＤＭＡ模块，接收处理器的控制命令，将ＦＬＡＳＨ中存储的精插补控制程序拷贝到处理器内存中；内部交换总线模块，为处理器模块、双口ＲＡＭ模块、ＤＭＡ模块、精插补模块、三态桥模块、定时器模块提供内部连接总线。

【技术特征摘要】
一种基于片上可编程系统的数控系统精插补器，其特征在于基于FPGA结构，包括处理器，通过内部交换总线模块与精插补模块、三态桥、双口RAM、DMA模块、定时器模块以及片内ROM相连，运行精插补控制程序及双口RAM驱动程序；精插补模块，接收处理器的控制信号和在处理器控制下由双口RAM传送的粗插补命令，完成精插补计算，输出精插补脉冲信号；三态桥，将处理器与FPGA外部的FLASH及SRAM相连；双口RAM，通过PCI接口模块与上位机微处理器相连；定时器模块，在处理器的控制下，向精插补模块输出其生成脉冲信号所需的基础频率；DMA模块，接收处理器的控制命令，将FLASH中存储的精插补控制程序拷贝到处理器内存中；内部交换总线模块，为处理器模块、双口RAM模块、DMA模块、精插补模块、三态桥模块、定时器模块提供内部连接总线。2. 按权利要求1所述的基于片上可编程系统的数控系统精插补器，其特征在于所述精 插补模块包括精插补译码模块，在处理器的控制下对上位机发出的地址信号、片选信号和控制命令 信号进行译码，选通数控系统中相应伺服轴的DDA积分器电路进行精插补运算；精插补时序模块，接收定时器模块的时钟脉冲，经分频后产生DDA积分电路所需的累 加时序脉冲和插补中断信号；DDA积分电路，具有X、 Y、 Z、 U四组，每组对双口 RAM中的粗插补数据进行精插补运算， 产生均匀脉冲，输出至脉冲输出选择器，控制数控系统中相应的伺服轴。3. 按权利要求2所述的基于片上可编程系统的数控系统精插补器，其特征在于所述 精插补时序模块包括分频计数器，对定时器模块发出的时钟信号进行分频，输出控制精插补运算所需要的 时钟节拍信号；分频节拍时序发生器，在处理器CON信号的控制下将时钟节拍信号进行处理，产生DDA 积分器的累加时序脉冲；中断信号发生器，用于产生一个中断请求信号，使处理器进入中断服务子程序，进入下 一个插补周期。4. 按权利要求2所述的基于片上可编程系统的数控系统精插补器，其特征在于所述 DDA积分电路包括进给增量低位寄存器，对来自双口 RAM...

【专利技术属性】
技术研发人员：陶耀东，卢小张，刘伟，何方，
申请(专利权)人：中国科学院沈阳计算技术研究所有限公司，沈阳高精数控技术有限公司，
类型：发明
国别省市：89[中国|沈阳]