一种低拉应力薄膜制造技术

本实用新型专利技术涉及一种薄膜，尤其是一种低拉应力薄膜。按照本实用新型专利技术提供的技术方案，所述低拉应力薄膜，包括衬底硅；所述衬底硅上淀积有ＰＳＧ膜质层，所述ＰＳＧ膜质层位于衬底硅的一端；所述ＰＳＧ膜质层上淀积有多晶硅薄膜，所述多晶硅薄膜上淀积有ＳｉＮ层。本实用新型专利技术制作工艺简单，可以再ＩＣ半导体生产线上大批量生产，通过多晶硅薄膜与ＳｉＮ层的复合结构，有效保证薄膜的拉应力，稳定性好。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种薄膜，尤其是一种低拉应力薄膜。
技术介绍
低拉应力薄膜的主要应用在于MEMS制造(微机械加工)中。目前，公知的低拉应 力薄膜制作一般采用低温多晶薄膜制作。制作低拉应力薄膜的第一种方法在588°C温度 下，通过LPCVD (低压化学气相沉积)淀积2 μ m低应力多晶硅，得到残余应力为IOOMpa左 右拉应力；第二种方法为采用LPCVD淀积0. 5 μ m的氮化硅，得到控制残余应力为340Mpa 左右拉应力。其中，第一种方法由于采用低温淀积，多晶生长速度很慢，往往要得到2 μ m的 多晶硅需要48小时以上的工艺时间，对产能及工艺成本都不利；第二种方法对应控制氮化 硅膜工艺具有较高的要求，氮化硅本来属于较为大的拉应力，需要调整工艺达到低拉应力 并保证应力水平稳定性有很大难度。
技术实现思路
本技术的目的是克服现有技术中存在的不足，提供一种低拉应力薄膜，其工 艺简单，稳定性好。按照本技术提供的技术方案，所述低拉应力薄膜，包括衬底硅；所述衬底硅上 淀积有PSG (含P的二氧化硅)膜质层，所述PSG膜质层位于衬底硅的一端；所述PSG膜质 层上淀积有多晶硅薄膜，所述多晶硅薄膜上淀积有SiN层。所述多晶硅薄膜在600°C时，通过低压化学气相沉积淀积在PSG膜质层上。所述多 晶硅薄膜与SiN层形成的复合结构上翘。本技术的优点制作工艺简单，可以再IC半导体生产线上大批量生产，通过 多晶硅薄膜与SiN层的复合结构，有效保证薄膜的拉应力，稳定性好。附图说明图1为本技术的结构示意图。图2为在衬底硅上淀积PSG膜质层与多晶硅薄膜后的结构示意图。图3为在多晶硅薄膜上淀积SiN层后的结构示意图。具体实施方式下面结合具体附图和实施例对本技术作进一步说明。如图1所示本技术包括SiN层1、多晶硅薄膜2、PSG膜质层3及衬底硅4。如图1和图2所示在所述衬底硅4上淀积PSG膜质层3，经过预退火处理，减少 PSG膜质层3的压应力。在600°C时，在PSG膜质层3上利用LPCVD (低压化学气相沉积) 淀积多晶硅薄膜2，为了抵消多晶硅薄膜2与PSG膜质层3产生的残余压应力，在多晶硅薄 膜2上再淀积第二 PSG膜质层5，经过高温退火处理后，使第二 PSG膜质层5上的P (磷)杂质扩散到多晶硅薄膜2中。 如图1和图3所示第二 PSG膜质层5上P杂质扩散到多晶硅薄膜2中，再去除多 晶硅薄膜2上的第二 PSG膜质层5。在去除第二 PSG膜质层5的多晶硅膜2的表面，再淀 积一层SiN层1，形成多晶硅薄膜2与SiN层1的复合结构，通过控制多晶硅薄膜2与SiN 层1复合结构中SiN层1的百分比含量，来控制相应拉应力的大小。去除衬底硅4上右端 的PSG膜质层3，保留衬底硅4左端的PSG膜质层3，使PSG膜质层3形成右端悬空的支撑 结构。所述SiN层1与多晶硅薄膜2层形成的复合膜结构略有上翘，得到的SiN层1与多 晶硅薄膜2层形成的复合膜结构为拉应力。本文档来自技高网...

【技术保护点】
一种低拉应力薄膜，包括衬底硅（４），其特征是：所述衬底硅（４）上淀积有ＰＳＧ膜质层（３），所述ＰＳＧ膜质层（３）位于衬底硅（４）的一端；所述ＰＳＧ膜质层（３）上淀积有多晶硅薄膜（２），所述多晶硅薄膜（２）上淀积有ＳｉＮ层（１）。

【技术特征摘要】
一种低拉应力薄膜，包括衬底硅(4)，其特征是所述衬底硅(4)上淀积有PSG膜质层(3)，所述PSG膜质层(3)位于衬底硅(4)的一端；所述PSG膜质层(3)上淀积...

【专利技术属性】
技术研发人员：陈思奇，王荣华，朱琳，
申请(专利权)人：无锡华润华晶微电子有限公司，
类型：实用新型
国别省市：32[中国|江苏]