【技术实现步骤摘要】
本申请涉及集成电路，特别是涉及一种半导体结构及其制备方法、半导体器件。
技术介绍
1、随着半导体工艺技术的不断进步，高速度、高性能的超大规模集成电路（ultralarge scale integration，ulsi）中器件尺寸不断缩小，集成电路部件之间的密度增加，硅片尺寸和芯片集成度不断提高，使得器件可以获得更快的速度、更小的体积、更丰富的功能以及更低的功耗。
2、集成电路器件的特征尺寸持续缩小导致隔离工艺变得愈加重要。浅沟槽隔离（shallow trench isolation，sti）是用于器件有源区的重要方法之一，然而随着sti尺寸的不断减小导致沟槽填充的难度逐渐增加。一般通过不断改善设备和工艺的填充能力、调整刻蚀形貌等方法来提高沟槽的填充效果。
3、目前，对于45nm及以上技术节点的产品广泛采用harp工艺（high aspect ratioplasma）沉积填充高深宽比的sti沟槽。尽管harp工艺具有较强的填充能力，但受限于对衬底的选择性和工艺保型的能力，在填充沟槽过程中容易产生外悬和空洞，该缺陷会...
【技术保护点】
1.一种半导体结构制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构制备方法，其特征在于，所述介质层包括沿背离所述衬底的方向依次层叠的氧化物层、氮化物层；
3.根据权利要求1所述的半导体结构制备方法，其特征在于，所述介质层包括沿背离所述衬底的方向依次层叠的氧化硅层、氮化硅层；
4.根据权利要求3所述的半导体结构制备方法，其特征在于，所述在臭氧氛围下将与照射面呈预设角度的紫外光处理所述衬垫氧化层的裸露表面，包括：
5.根据权利要求1-4任一项所述的半导体结构制备方法，其特征在于，形成所述隔离层包括：
<...【技术特征摘要】
1.一种半导体结构制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构制备方法，其特征在于，所述介质层包括沿背离所述衬底的方向依次层叠的氧化物层、氮化物层；
3.根据权利要求1所述的半导体结构制备方法，其特征在于，所述介质层包括沿背离所述衬底的方向依次层叠的氧化硅层、氮化硅层；
4.根据权利要求3所述的半导体结构制备方法，其特征在于，所述在臭氧氛围下将与照射面呈预设角度的紫外光处理所述衬垫氧化层的裸露表面，包括：
5.根据权利要求1-4任一项所述的半导体结构制备方法，其特征在于，形成所述隔离层包括：
6.根据权利要求1-4任一项所述的...
【专利技术属性】
技术研发人员：张旭，储郁冬，陆琦，赵天楚，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。