本发明专利技术提供的是一种对待检信号相位无敏感性的同频Ｄｕｆｆｉｎｇ振子及构建方法。包括差分放大单元、摸－数转换单元、后置配置单元、智能处理单元和时钟源；差分放大单元把输入信号ｘ（ｔ）转换为差分信号；摸－数转换单元把ｘ（ｔ）转换为１４位的二进制数字信号，转换时钟由智能处理单元提供，频率根据待检信号确定；后置配置单元为智能处理单元提供后置配置，软件下载使用ＪＴＡＧ方式；智能处理单元为ＦＰＧＡ或ＳＯＰＣ芯片，实现同频Ｄｕｆｆｉｎｇ振子，算法采用ＶＨＤＬ语言和μ／ＣＯＳＩＩ嵌入式汇编语言实现；时钟源为智能处理单元提供系统时钟。本发明专利技术提供一种具有与现有混沌振子皆然不同性质的新型同频Ｄｕｆｆｉｎｇ振子，其构建该同频Ｄｕｆｆｉｎｇ振子的思想对发展和丰富混沌振子构建理论将会起到积极的推动作用。
【技术实现步骤摘要】
本专利技术涉及一种可用于非相干信号检测的混沌振子构建技术，特别是涉及一种通过相位空间分割和混沌振子内部驱动力初相移动来构建对待检信号相位无敏感性的同频Duffing振子的技术。
技术介绍
用混沌振子检测信号是近年来发展起来的一项新技术，该技术以分析混沌振子的相变状态来实现信号检测，即以观测混沌振子是否呈现大尺度周期轨道现象(或间歇混沌现象)或混沌现象来判定待检信号的有无(Guangyu Wang，DajunChen，Jianya Lin and Xing Chen，“The Application of Chaotic Oscillatorto Weak Signal Detection，”IEEE Transaction on Industrial Electronics，vol.46，no.2，pp.440-444，1999.)。 尽管理论和实验都已证明，在微弱信号检测方面混沌振子信号检测技术比现有技术都更为有效(李月，杨宝俊.混沌振子检测引论.北京电子工业出版社，2004.；李月，杨宝俊，石要武.色噪声背景下微弱正弦信号的混沌检测.物理学报，52(3)526-530，2003.；Xiyi Zhang，Hongxia Guo，Binghe Wang，andPengyi Zhang，“A New Method for Detecting Line Spectrum of Ship-RadiatedNoise Using Duffing Oscillator，”Chinese Science Bulletin，vol.52，no.14，pp.1906-1912，2007.)，但这种信号检测还不能在混沌振子内部驱动力与待检信号不取得一定的相位关联的条件下达成(李香莲，机械振动微弱慢频变信号的混沌振子检测，中国机械工程，2006年17卷1期12-16)。因为混沌振子信号检测技术本质上是一种相干检测技术，它要求待检信号的相位必须落在混沌振子的信号接收窗内(以Duffing振子为例，大约为180°左右)。由理论研究表明，任何单一混沌振子的信号接收窗都不能覆盖360°全相位空间，因此，就目前人们所掌握的理论和技术而言，用混沌振子无法实现对信号进行非相干检测。 显然，解决上述问题的关键是能否找出一种有效的方法来构建出只敏感待检信号幅度而不敏感待检信号相位的混沌振子，即对待检信号相位无敏感性的混沌振子或具有360°全相位信号接收窗的混沌振子。如果我们能够找到这样的任一混沌振子，那么用混沌振子进行非相关信号检测的“大门”将被“撬开”。因此，把混沌振子用于非相关信号检测的普适性方法的到来也就将离我们不远。
技术实现思路
本专利技术的目的在于提供一种构建只敏感待检信号幅度而不敏感其相位的。 本专利技术的目的是这样实现的 本专利技术的对待检信号相位无敏感性的同频Duffing振子的构成为 包括差分放大单元U1、摸-数转换单元U2、后置配置单元U3、智能处理单元U4和时钟源U5；差分放大单元U1把输入信号x(t)转换为差分信号；摸-数转换单元U2把x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元U4提供，频率根据待检信号确定；后置配置单元U3为智能处理单元U4提供后置配置，软件下载使用JTAG方式；智能处理单元U4为FPGA或SOPC芯片，实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源U5为智能处理单元U4提供系统时钟。 本专利技术的对待检信号相位无敏感性的同频Duffing振子的构建方法为 1.取M个频率归一化的基本Duffing振子，M≥3； 2.对M个基本Duffing振子的频率归一化，归一化方程为 或 其中x(t)＝s(t)+n(t)为外部信号、s(t)是频率为ω的待检信号、n(t)是噪声、 a为外部信号注入强度因子、γcos(t)代表内部驱动力； 3.对M个基本Duffing振子内部驱动力的初始相位进行调整，调整方程为 或 式中，k＝0，1，…，M-1； 4.利用t＝ωτ把第3步所述的基本Duffing振子转换为如下可检测频率为ω的待检信号的Duffing振子 或 式中，k＝0，1，…，M-1； 5.把时间尺度由τ改变到t，并用状态方程表示这些Duffing振子为 或 式中，k＝0，1，…，M-1； 6.把M个以状态方程形式描述的Duffing振子接成为一个整体，其连接方法为把输入信号以并联的形式连接到每一个Duffing振子作为共同享有的外部信号x(t)，把以状态方程形式描述的M个Duffing振子的输出y1和y2作为一个整体对外输出，即构成一个完整的同频Duffing振子。 M的最佳取值范围为4≤M≤5。 下面列举一个利用本专利技术的同频Duffing振子进行非相干信号检测的实例，以此来表明本专利技术的作用。 1、按照模-数转换器连接同频Duffing振子，同频Duffing振子的输出连接相轨迹分析单元的顺序组成硬件系统；其中，相轨迹分析单元为包含M个显示窗口的相轨迹图示装置。 2、以待检信号s(t)的4～10分之一周期作为模-数转换器的数据转换周期和同频Duffing振子的解算步长。 3、对同频Duffing振子中的每一个以状态方程形式描述的Duffing振子均采用四阶龙格-库塔算法解算。 本专利技术的关键特征是同频Duffing振子由M个同频、初相位依次互差 以状态方程形式描述的Duffing振子所构成；具有只敏感待检信号幅度而不敏感待检信号相位的性质；当任一非相干待检信号出现时，同频Duffing振子中至少会有一个以状态方程形式描述的Duffing振子将呈现大尺度周期轨道现象。 本专利技术的实质是利用基本Duffing振子具有窄信号接收窗(约180°相角宽度)的特性，先用相位分割技术把待检信号相位可能出现的360°全相位空间分割为M个均等的子相位空间，然后再以初始相位依次移动 的一组M个以状态方程形式描述的Duffing振子来构造能覆盖这360°全相位空间的同频Duffing振子。因此，当任一非相干待检信号出现时，同频Duffing振子中至少会有一个以状态方程形式描述的Duffing振子的内部驱动力将与待检信号取得一定的相位关联的条件，故可实现对非相干信号检测的目的。 本专利技术的具体工作过程和原理是 第一步，幅值不超过±0.25V的含噪信号x(t)经由模-数转换器转化为数字量，转换速率为待检信号频率的4～10倍； 第二步，把数字化的x(t)作为外部信号送入以四阶龙格-库塔算法进行解算的同频Duffing振子中，送入方式由式 或式 确定，解算步长与ADC的转换时钟周期相同，运算结果以相轨迹横、纵坐标分量的形式实时地送给相轨迹图示装置； 第三步，根据相轨迹图示装置显示的M条轨迹中是否出现大尺度周期轨道现象判决待检信号有无。判决规则是，只要有一条或多于一条轨迹出现大尺度周期轨道现象，即判定待检信号存在，否则判定待检信号不存在。 本专利技术的有益本文档来自技高网...
【技术保护点】
一种对待检信号相位无敏感性的同频Ｄｕｆｆｉｎｇ振子，其特征是：包括差分放大单元（Ｕ１）、摸－数转换单元（Ｕ２）、后置配置单元（Ｕ３）、智能处理单元（Ｕ４）和时钟源（Ｕ５）；差分放大单元（Ｕ１）把输入信号ｘ（ｔ）转换为差分信号；摸－数转换单元（Ｕ２）把ｘ（ｔ）转换为１４位的二进制数字信号，转换时钟由智能处理单元（Ｕ４）提供，频率根据待检信号确定；后置配置单元（Ｕ３）为智能处理单元（Ｕ４）提供后置配置，软件下载使用ＪＴＡＧ方式；智能处理单元（Ｕ４）为ＦＰＧＡ或ＳＯＰＣ芯片，实现同频Ｄｕｆｆｉｎｇ振子，算法采用ＶＨＤＬ语言和μ／ＣＯＳＩＩ嵌入式汇编语言实现；时钟源（Ｕ５）为智能处理单元（Ｕ４）提供系统时钟。
【技术特征摘要】
【专利技术属性】
技术研发人员：付永庆，张林，吴冬梅，赵武生，张芳，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：93[中国|哈尔滨]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。