光学临近效应修正方法技术

本发明专利技术提供ＯＰＣ方法，以在避免ｐｅｅｌｉｎｇ及ＣＴ？ｃｏｖｅｒａｇｅ的问题的基础上，提高ＯＰＣ效率，降低掩膜版成本，以及提高生产效率。该方法包括：在包含孤立线的电路图案中，添加与孤立线平行的散射条；对该电路图案进行光学临近效应修正处理；以及在所述平行的散射条中最接近孤立线的散射条上，添加与孤立线垂直的散射条，其中所述垂直散射条的一端位于所述最接近孤立线的散射条上，另一端指向孤立线对应的接触点在孤立线上的投影。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域， OpticalProximity Correction)方法。尤其涉及光学临近效应修正(OPC，
技术介绍
在半导体制程中，为将集成电路(IC， Integrated Circuit)的电路图案转移至半 导体芯片上，需将集成电路的电路图案设计为掩膜版图案，再将该掩膜版图案从掩膜版表 面转移至半导体芯片。 然而随着集成电路特征尺寸縮小，以及受到曝光机台(OET， Optical E邓osureTool)的分辨率极限(Resolution Limit)的影响，在对高密度排列的掩膜版图 案进行曝光制程以进行图案转移时，便很容易产生光学临近效应(0PE， opticalProximity Effect)。例如直角转角圆形化(Right-angled corner rounded)、直线末端紧縮(Line End Shortened)以及直线线宽增加/縮减(Line Widthlncrease/decrease)等都是常见的光学 临近效应导致的掩膜版图形转移缺陷。 目前业界通常采用一计算机系统来预先对集成电路的电路图案进行OPC处理，再 根据OPC处理后的集成电路的电路图案制作掩膜版图案，然后将该掩膜版图案从掩膜版表 面转移至半导体芯片，制作集成电路。这样即使存在上述临近效应，使得掩膜版图案和转 移至半导体芯片上的图案有偏差，但由于已经进行OPC处理，因此减少了所述偏差对集成 电路性能和成品率的不利影响。下面以集成电路的电路图案中常见的孤立线(Isolated Line)为例说明现有OPC处理方案。 图1为采用现有OPC方案对孤立线电路图案进行处理的电路图案示意图，结合该 图，现有0PC处理方案为首先在电路图案中，在孤立线11临近处，添加与孤立线ll平行的 散射条12 (SB， Scattering Bar);然后对该电路图案进行OPC调整。其中图中标号13代表 孤立线11对应的接触点(CT， Contact)，在集成电路中，CT 13位于孤立线11所处叠层的上 方叠层，此处理解为其投影。 上述方案虽然调整作用较佳，但由于孤立线ll通常长度大，宽度小，因此在显影 工艺中容易产生崩塌(peeling)现象，此外在集成电路中，由于CT 13是从孤立线所属叠层 的上方叠层打孔直至孤立线11上，因此CT 13对应至孤立线11上的位置可能与预定位置 有偏差，造成CT覆盖(coverage)问题。 为避免上述peeling及CT Coverage的问题，现有解决方案为在电路图案中，在 孤立线每隔一定长度就局部加粗，形成如图2所示的孤立线21 ，图2为采用现有OPC方法对 另一种孤立线电路图案进行处理的电路图案示意图。这个方案虽然能够避免上述peeling 及CT Coverage的问题，但是该方案至少存在如下问题 —，根据图2所示的孤立线21电路图案，在掩膜版上制作相应的掩膜图案时，该制 作过程复杂，提高了掩膜版的制作成本； 二，由于孤立线21有多处局部加粗，图案二维特征显著，导致OPC矫正的精确度下降，降低OPC矫正的效果，不利于减少光学临近效应，从而容易降低集成电路的性能和成品 率；以及 三，由于更改孤立线21电路图案通常需要电路设计方修改，而此时电路图案已交 给电路制造方，所以修改时需要双方耗费大量人力物力进行沟通交流，将降低集成电路制 造效率。
技术实现思路
本专利技术提供OPC方法，以在避免peeling及CT coverage的问题的基础上，提高 OPC效率，降低掩膜版成本，以及提高生产效率。 本专利技术提出了 OPC方法，该方法包括在包含孤立线的电路图案中，添加与孤立线 平行的散射条(SB);对该电路图案进行光学临近效应修正(OPC)处理；以及在所述平行的 散射条(SB)中最接近孤立线的散射条(SB)上，添加与孤立线垂直的散射条(SB)，其中所述 垂直散射条(SB)的一端位于所述最接近孤立线的散射条(SB)上，另一端指向孤立线对应 的接触点(CT)在孤立线上的投影。 本专利技术通过在包含孤立线的电路图案中，添加与孤立线平行的散射条；对该电路 图案进行光学临近效应修正处理；以及在所述平行的散射条中最接近孤立线的散射条上， 添加与孤立线垂直的散射条，其中所述垂直散射条的一端位于所述最接近孤立线的散射 条上，另一端指向孤立线对应的接触点在孤立线上的投影，实现了在无需修改孤立线电路 图案的情况下，将所述接触点在孤立线上的对应位置加粗，从而在解决了 peeling及CT Coverage的问题的基础上，避免了现有OPC方案导致的掩膜版成本增加、电路性能和成品 率下降及生产效率降低的问题，提高了提高OPC效率，降低后续制作掩膜版的成本，以及避 免集成电路制作方与设计方讨论修改孤立线图案耗费大量人力物力资源而降低生产效率 的问题，提高生产效率。附图说明 图1为采用现有OPC方案对孤立线电路图案进行处理的电路图案示意图； 图2为采用现有OPC方法对另一种孤立线电路图案进行处理的电路图案示意图； 图3为本专利技术实施例提出的OPC方法的流程示意图； 图4、图6及图8为本专利技术各个实施例中实施OPC方案的电路图案示意图； 图5、图7及图9为本专利技术各个实施例中制作出的孤立线的示意图。具体实施例方式根据
技术介绍
的描述，现有OPC方案采用更改孤立线图案的方法虽然避免了 peeling及CT coverage的问题，但也带来了
技术介绍
提及的至少三个问题，根据本申请发 明人的研究，解决peeling及CT coverage的问题的实质在于在后续显影等工艺中需实现 孤立线局部加粗，但该局部加粗可以通过其他方式实现，并非一定需要改变电路图案中孤 立线的图案。通过本申请专利技术人进一步研究发现，在不改变孤立线电路图案的情况下，在需 要孤立线加粗的部位，插入相应的垂直于孤立线的SB，就能够避免peeling及CT coverage 的问题，而且能够避免
技术介绍
论述至少三个问题。下面将结合附图，对本专利技术实施例的于上述设想，本专利技术实施例提出如下OPC方法，以在避免peeling及CTcoverage 的问题的基础上，提高0PC效率，降低后续制作掩膜版的成本，以及避免集成电路制作方与 设计方讨论修改孤立线图案耗费大量人力物力资源而降低生产效率的问题，提高生产效率。 图3为本专利技术实施例提出的OPC方法的流程示意图，结合该图，该方法包括步骤 步骤l，在包含孤立线的电路图案中，添加与孤立线平行的SB ; 该步骤中添加的平行SB通常是成对添加的，对称位于孤立线两侧，以修正光学临 近效应； 步骤2 ，对该电路图案进行OPC处理； 步骤3，在所述平行的SB中最接近孤立线的SB上，添加与孤立线垂直的SB，其中 所述垂直SB的一端位于所述最接近孤立线的SB上，另一端指向孤立线对应的接触点在孤 立线上的投影。 在添加垂直SB后，后续制作出的孤立线上接触点投影的位置就会由于垂直SB的 存在而加粗，从而避免peeling及CT coverage的问题，且不会产生现有方案的上述问题。 最接近孤立线的平行SB通常有两条，分别位于孤立线两侧，因此可以在这两条平 行SB上均添加垂直SB，也可以在这两条平行SB中的任意一条上添加垂直SB。 孤立本文档来自技高网...

【技术保护点】
一种光学临近效应修正方法，其特征在于，包括：在包含孤立线的电路图案中，添加与孤立线平行的散射条；对该电路图案进行光学临近效应修正处理；以及在所述平行的散射条中最接近孤立线的散射条上，添加与孤立线垂直的散射条，其中所述垂直散射条的一端位于所述最接近孤立线的散射条上，另一端指向孤立线对应的接触点在孤立线上的投影。

【技术特征摘要】
一种光学临近效应修正方法，其特征在于，包括在包含孤立线的电路图案中，添加与孤立线平行的散射条；对该电路图案进行光学临近效应修正处理；以及在所述平行的散射条中最接近孤立线的散射条上，添加与孤立线垂直的散射条，其中所述垂直散射条的一端位于所述最接近孤立线的散射条上，另一端指向孤立线对应的接触点在孤立线上的投影。2. 如权利要求1所述的方法，其特征在于，所述最接近孤立线的散射条有两条，分别位 于孤立线的两侧；以及在所述两条散射条上添加所述垂直的散射条。3. 如权利要求1所述的方法，其特征在于，所述最接近孤立线的散射条有两条，分别位 于孤立线的两侧；以及在所述两条散射条中任意一条散射条上添加所述垂直的散射条。4. 如权利要求1所述的方法，其特征在于，对于孤立线对应的全部接触点，均对应添加 垂直的散射条。5...

【专利技术属性】
技术研发人员：王伟斌，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]