一种超高压低电容分离栅MOSFET器件结构制造技术

本技术涉及分离栅MOSFET器件的设计改进，具体为一种超高压低电容分离栅MOSFET器件结构，利用分离栅结构可以解决弥勒电容Crss比较大的问题，实现超高电压的分离栅器件结构；包括第一导电类型衬底，所述第一导电类型衬底上依次设有第一层第一导电类型漂移区和第二层第一导电类型漂移区，第一层第一导电类型漂移区内设有若干由第一导电类型柱与第二导电类型柱间隔排布的超结阵列，第二层第一导电类型漂移区内设有分离栅沟槽结构，所述分离栅沟槽结构包括沟槽；所述沟槽从第二层第一导电类型漂移区的表面延伸至内部且穿过第二层第一导电类型漂移区延伸至第一层第一导电类型漂移区表面且与超结阵列的第二导电类型柱相接。

【技术实现步骤摘要】

本技术涉及分离栅mosfet器件的设计改进，具体为一种超高压低电容分离栅mosfet器件结构。

技术介绍

1、目前分离栅mosfet器件(split gate trench mosfet)在中低压功率半导体领域已被广泛采用，现有的分离栅mosfet器件只是在传统功率mosfet器件上引入一个与栅极分离的屏蔽栅结构，该结构虽然可以屏蔽器件的栅漏电荷，降低器件的栅电荷，加快器件的开关速度，但仍然存在传统功率mosfet击穿电压和导通电阻之间的矛盾关系，且目前业内的最高电压也只能做到300v，原理在于分离栅结构最常用的方式采用是热氧化层隔离耐压，通过深沟槽里面生长热氧化层，但是这种结构有一个缺点就是深沟槽里面的热氧化层厚度会有限制，不会耐到超过300v的产品。

2、目前超结结构(super junction)在高压功率半导体器件领域中已被广泛采用，对比传统功率mosfet器件，超结结构能获得更加优异的器件耐压与导通电阻的折中关系；超结结构形成于半导体器件的漂移区内，如图1所示，超结结构包括n导电类型柱(n柱)和p导电类型柱(p柱)，n柱与p柱交替邻接本文档来自技高网...

【技术保护点】

1.一种超高压低电容分离栅MOSFET器件结构，包括第一导电类型衬底(1)，其特征在于，所述第一导电类型衬底(1)上依次设有第一层第一导电类型漂移区(2)和第二层第一导电类型漂移区(3)，第一层第一导电类型漂移区(2)内设有若干由第一导电类型柱(4)与第二导电类型柱(5)间隔排布的超结阵列(6)，第二层第一导电类型漂移区(3)内设有分离栅沟槽结构，所述分离栅沟槽结构包括沟槽(7)；

2.如权利要求1所述的超高压低电容分离栅MOSFET器件结构，其特征在于，所述分离栅沟槽结构包括上下屏蔽栅沟槽结构和左右屏蔽栅结构。

3.如权利要求2所述的超高压低电容分离栅MOSFE...

【技术特征摘要】

1.一种超高压低电容分离栅mosfet器件结构，包括第一导电类型衬底(1)，其特征在于，所述第一导电类型衬底(1)上依次设有第一层第一导电类型漂移区(2)和第二层第一导电类型漂移区(3)，第一层第一导电类型漂移区(2)内设有若干由第一导电类型柱(4)与第二导电类型柱(5)间隔排布的超结阵列(6)，第二层第一导电类型漂移区(3)内设有分离栅沟槽结构，所述分离栅沟槽结构包括沟槽(7)；

2.如权利要求1所述的超高压低电容分离栅mosfet器件结构，其特征在于，所述分离栅沟槽结构包括上下屏蔽栅沟槽结构和左右屏蔽栅结构。

3.如权利要求2所述的超高压低电容分离栅mosfet器件结构，其特征在于，所述上下屏蔽栅沟槽结构在沟槽(7)内设有上下两部分，上部分包括控制栅多晶硅(8)及位于控制栅多晶硅(8)侧壁的栅氧化层(9)，下部分包括屏蔽栅多晶硅(10)、包裹所述屏蔽栅多晶硅(10)的场氧化层(11)及位于控制栅多晶硅(8)和屏蔽栅多晶硅(10)间的隔离氧化层(12)，所述沟槽上依次覆盖有绝缘介质层(13)和源极金属(14)。

4.如权利要求2所述的超高压低电容分离栅mosfet器件结构，其特征在于，所述左右屏蔽栅结构包括位于沟槽(7)上部分左右两侧...

【专利技术属性】
技术研发人员：周祥瑞，刘秀梅，杨正铭，
申请(专利权)人：无锡祥瑞微电子科技有限公司，
类型：新型
国别省市：