【技术实现步骤摘要】
本专利技术涉及对沟槽型集成电路芯片的设计改进，具体为一种改善翘曲的沟槽型集成电路芯片及其制备方法。
技术介绍
1、在集成电路制造领域，持续不断的追求更高的集成度和更快的运算速度是推动整个行业快速发展的强大动力。集成电路对制作成本进一步降低的要求，使得使用面积更小的纵向沟槽栅型器件替代平面型横向器件，成为了一个重要的发展方向。而作为纵向器件的关键工艺之一的深沟槽工艺得到了越来越广泛的研究和使用。
2、屏蔽栅沟槽型(shield gate trench，简称sgt)器件，均是一种具有深沟槽纵向结构的mosfet芯片，由于芯片结构的沟槽较深，加上沟槽内填充多晶硅和氧化物，深沟槽内多晶硅、氧化物和硅衬底在高温热过程中会发生热膨胀，由于不同材料间的热膨胀系数不同而在界面产生了拉伸应力，应力多的地方就容易产生变形，造成了整片晶圆的翘曲，且沟槽越深，翘曲越严重(尤其是60v以上的sgt器件，沟槽深度大于5um，晶圆翘曲更严重)；尤其在12寸工艺中，制作的沟槽型芯片的元胞密度更大，会导致更严重的晶圆翘曲问题，同时为了追求12寸晶圆沟槽型芯片的更有参数性能，要求12寸晶圆沟槽型芯片均需减薄到150μm以下，甚至更薄(如100um、75um等)，更加剧了12寸晶圆沟槽型芯片翘曲，甚至导致晶圆在运输过程中反生碎片等问题。
3、对于100v以上屏蔽栅沟槽型sgt来说，在12寸晶圆工艺中，芯片元胞密度较大，沟槽深度较深(一般大于5.5um)，且整片晶圆很薄，极易产生晶圆翘曲变形等问题，晶圆翘曲变形带来如下问题：
4、1
5、2、过大的翘曲度还会影响晶圆后续的运输、划片和封装，运输和划片过程中极易碎片。
技术实现思路
1、针对
技术介绍
中提到的问题，本专利技术的目的是提供一种改善翘曲的沟槽型集成电路芯片及其制备方法。
2、本专利技术的上述技术目的是通过以下技术方案得以实现的：一种改善翘曲的沟槽型集成电路芯片，包括位于芯片的中心区的元胞区，所述元胞区包括半导体基板，所述半导体基板包括第一导电类型外延层及位于第一导电类型外延层的下表面的第一导电类型衬底，在第一导电类型外延层内设置有若干均匀排布的沟槽栅结构，所述沟槽栅结构包括条状的沟槽；
3、其特征在于：所述沟槽在第一导电类型外延层内沿着其上表面向下表面方向延伸，沿着沟槽延伸的方向并在所述沟槽的底部设有第二导电类型柱，所述第二导电类型柱包括若干个相互连接的第二导电类型层，且所述若干个相互连接的第二导电类型层中的掺杂浓度从上到下依次减小，所述第二导电类型柱呈倒梯形的糖葫芦状。
4、作为优选，所述沟槽深度小于5um，所述沟槽和所述第二导电类型柱的总深度不小于6.5um。
5、作为优选，所述第二导电类型柱中第二导电类型层的个数不小于2。
6、作为优选，所述沟槽栅结构包括上下屏蔽栅沟槽结构和左右屏蔽栅结构；
7、所述上下屏蔽栅沟槽结构在沟槽内设有上下两部分，上部分包括控制栅多晶硅及位于控制栅多晶硅侧壁的栅氧化层，下部分包括屏蔽栅多晶硅、包裹所述屏蔽栅多晶硅的场氧化层及位于控制栅多晶硅和屏蔽栅多晶硅间的隔离氧化层，所述沟槽上依次覆盖有绝缘介质层和源极金属；
8、所述左右屏蔽栅沟槽结构包括位于沟槽上部分左右两侧的控制栅多晶硅、位于控制栅多晶硅侧壁的栅氧化层、位于沟槽中间的与所述控制栅多晶硅通过隔离氧化层隔开的屏蔽栅多晶硅及包裹所述屏蔽栅多晶硅的场氧化层，所述沟槽上依次覆盖有绝缘介质层和源极金属。
9、作为优选，在相邻的所述沟槽之间设有第二导电类型体区，所述第二导电类型体区设于所述第一导电类型外延层内，在第所述二导电类型体区内设有第一导电类型源区，所述第一导电类型源区设置在第二导电类型体区的两侧；且所述第一导电类型源区和所述第二导电类型体区均与所述栅氧化层临接；
10、所述源极金属穿过所述绝缘介质层分别与第二导电类型体区和第一导电类型源区欧姆接触；
11、所述第一导电类型衬底的下表面设有漏极金属，所述漏极金属与第一导电类型衬底欧姆接触。
12、本专利技术的上述技术目的是通过以下技术方案得以实现的：一种改善翘曲的沟槽型集成电路芯片的制备方法，包括如下方法：
13、步骤一、选取第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，第一导电类型外延层的上表面为第一主面，第一导电类型衬底的下表面为第二主面；
14、步骤二、在硬掩膜层窗口的掩蔽下，对第一主面进行各向异性干法刻蚀，在第一导电类型外延层内形成若干个均匀排布的沟槽，所述沟槽的深度小于5um；
15、步骤三、采用高能离子注入技术，在第一主面和沟槽内，连续进行若干次高能离子注入，注入第二导电类型离子，然后移除硬掩膜层窗口，在沟槽下方形成第二导电类型层；
16、步骤四、采用sacvd技术，利用电感耦合方式激发等离子体工艺，在第一主面上及沟槽内制作厚二氧化硅层；
17、步骤五、在厚二氧化硅层上淀积导电多晶硅，导电多晶硅充满沟槽；
18、步骤六、分别对导电多晶硅和厚二氧化硅层进行刻蚀，在沟槽的下方得到屏蔽栅多晶硅、位于沟槽下方及侧壁的场氧化层；
19、步骤七、采用pecvd技术，利用电感耦合方式激发等离子体工艺，在沟槽内的屏蔽栅多晶硅上继续淀积一层二氧化硅层，刻蚀去除第一主面上的二氧化硅层及沟槽侧壁的二氧化硅层，得到位于屏蔽栅多晶硅上的隔离氧化层；
20、步骤八、通过热氧化法，在第一主面和沟槽内生长一层薄氧化层，得到位于沟槽上部侧壁的栅氧化层；
21、步骤九、在第一主面和沟槽内继续淀积导电多晶硅，刻蚀去除第一主面上的导电多晶硅，得到位于沟槽上部的控制栅多晶硅，所述控制栅多晶硅与屏蔽栅多晶硅间通过隔离氧化层隔开；
22、步骤十、在第一主面上，普注入第二导电类型杂质离子，并通过推阱形成第二导电类型体区，此时，在沟槽下方形成第二导电类型柱；
23、步骤十一、在第一主面上，通过光刻掩膜的遮挡，选择性注入高浓度的第一导电类型杂质离子，通过退火形成第一导电类型源区；
24、步骤十二、在第一主面上淀积绝缘介质层，对所述绝缘介质层进行刻蚀，得到金属接触孔；
25、步骤十三、在绝缘介质层上的金属接触孔内淀积金属，并对金属进行刻蚀，得到分别与第二导电类型体区、第一导电类型源区欧姆接触的源极金属；
26、步骤十四、对第二主面进行减薄，然后在第二主面上淀积金属，得到漏极金属，所述漏极金属与第一导电类型衬底欧姆接触。
27、作为优选，在所述步骤三中，所述第二导电类型层包括第一层第二导电类型层、第二层第二导电类型层、第三层第二导电类型层和第四层第二导电类型层；四次高能注入工艺条件分别是：能量100kev剂量5e12、能量250kev剂量3.本文档来自技高网...
【技术保护点】
1.一种改善翘曲的沟槽型集成电路芯片，包括位于芯片的中心区的元胞区，所述元胞区包括半导体基板，所述半导体基板包括第一导电类型外延层(2)及位于第一导电类型外延层(2)的下表面的第一导电类型衬底(1)，在第一导电类型外延层(2)内设置有若干均匀排布的沟槽栅结构，所述沟槽栅结构包括条状的沟槽(3)；
2.如权利要求1所述的改善翘曲的沟槽型集成电路芯片，其特征在于，所述沟槽(3)深度小于5um，所述沟槽(3)和所述第二导电类型柱(7)的总深度不小于6.5um。
3.如权利要求1所述的改善翘曲的沟槽型集成电路芯片，其特征在于，所述第二导电类型柱(7)中第二导电类型层(8)的个数不小于2。
4.如权利要求1所述的改善翘曲的沟槽型集成电路芯片，其特征在于，所述沟槽栅结构包括上下屏蔽栅沟槽结构和左右屏蔽栅结构。
5.一种改善翘曲的沟槽型集成电路芯片的制备方法，其特征在于，包括如下方法：
6.如权利要求5所述的改善翘曲的沟槽型集成电路芯片的制备方法，其特征在于，在所述步骤三中，所述第二导电类型层(8)包括第一层第二导电类型层(81)、第
7.如权利要求5所述的改善翘曲的沟槽型集成电路芯片的制备方法，其特征在于，在所述步骤六中，所述场氧化层(12)包括通过炉管热氧化法制作的第一氧化层和SACVD气相沉积的第二氧化层，所述第一氧化层厚度2500A，热氧化法的温度为1050C，所述第二氧化层厚度为2500A。
8.如权利要求5所述的改善翘曲的沟槽型集成电路芯片的制备方法，其特征在于，在所述步骤十中，此步注入的第二导电类型杂质离子通过推阱激活离子，形成第二导电类型体区(4)；所述第二导电类型体区(4)的阱深度为1.02um；普注入第二导电类型杂质离子的工艺条件是：能量240kev剂量3E12，推阱的工艺条件是：温度1100C时间30min。
9.如权利要求5所述的改善翘曲的沟槽型集成电路芯片的制备方法，其特征在于，在所述步骤十中，此时，在沟槽(3)下方的第二导电类型层(8)中的高能第二导电类型离子，在步骤十的推阱热过程中被激活，并相互扩散连成一片，形成第二导电类型柱(7)。
10.如权利要求1和权利要求5所述的改善翘曲的沟槽型集成电路芯片及其制备方法，其特征在于，对于N型集成电路芯片，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型集成电路芯片，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
...【技术特征摘要】
1.一种改善翘曲的沟槽型集成电路芯片，包括位于芯片的中心区的元胞区，所述元胞区包括半导体基板，所述半导体基板包括第一导电类型外延层(2)及位于第一导电类型外延层(2)的下表面的第一导电类型衬底(1)，在第一导电类型外延层(2)内设置有若干均匀排布的沟槽栅结构，所述沟槽栅结构包括条状的沟槽(3)；
2.如权利要求1所述的改善翘曲的沟槽型集成电路芯片，其特征在于，所述沟槽(3)深度小于5um，所述沟槽(3)和所述第二导电类型柱(7)的总深度不小于6.5um。
3.如权利要求1所述的改善翘曲的沟槽型集成电路芯片，其特征在于，所述第二导电类型柱(7)中第二导电类型层(8)的个数不小于2。
4.如权利要求1所述的改善翘曲的沟槽型集成电路芯片，其特征在于，所述沟槽栅结构包括上下屏蔽栅沟槽结构和左右屏蔽栅结构。
5.一种改善翘曲的沟槽型集成电路芯片的制备方法，其特征在于，包括如下方法：
6.如权利要求5所述的改善翘曲的沟槽型集成电路芯片的制备方法，其特征在于，在所述步骤三中，所述第二导电类型层(8)包括第一层第二导电类型层(81)、第二层第二导电类型层(82)、第三层第二导电类型层(83)和第四层第二导电类型层(84)；四次高能注入工艺条件分别是：能量100kev剂量5e12、能量250kev剂量3.5e12、能量450kev...
【专利技术属性】
技术研发人员：刘秀梅，周祥瑞，杨正铭，
申请(专利权)人：无锡祥瑞微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。