一种列控中心主处理设备制造技术

本实用新型专利技术公开了一种列控中心主处理设备，包括：至少两个中心处理器ＣＰＵ子系统及一个外部同步时钟，各ＣＰＵ子系统具有各自的ＣＰＵ及工业标准体系结构ＩＳＡ总线，各ＣＰＵ之间具有双口随机存取存储器ＲＡＭ；其中，所述中心处理器ＣＰＵ，用于通过ＩＳＡ总线从外部板卡接收数据，并通过处理器间的双口ＲＡＭ交叉比较数据，比较一致后，各ＣＰＵ分别对接收到的数据进行逻辑运算，对逻辑运算结果进行交叉比较，如果一致，将各自的逻辑运算结果分别送到相应的ＩＳＡ总线上输出，并输出安全状态信号；所述外部同步时钟，用于推动输入输出各ＣＰＵ的数据保持同步。通过本实用新型专利技术，能够提高列控中心主处理设备的安全性和可靠性。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及控制系统
，特别是涉及一种列控中心主处理设备。
技术介绍
在铁路系统中，列控中心是CTCS (China Train Control System，中国列车控制系 统)的核心安全设备，用于根据调度命令、进路状态、线路参数等产生进路及临时限速等相 关控车信息，通过有源应答器及轨道电路传送给列车。其中，列控中心系统平台包括A系统 和B系统两套子系统，构成二乘二取二系统。其中，主处理设备是列控中心的核心设备，现有技术中，主处理设备为串行总线结 构，且为集中控制板，外部接口板都为非智能控制板。所有的逻辑运算、时序控制等处理都 由主处理设备来完成。因此，主处理设备的性能相对较低，处理能力富余量少。
技术实现思路
有鉴于此，本技术的目的在于提供一种列控中心主处理设备，能够提高列控 中心主处理设备的性能。为实现上述目的，本技术提供了如下方案一种列控中心主处理设备，包括至少两个中心处理器CPU子系统及一个外部同 步时钟，各CPU子系统具有各自的CPU及工业标准体系结构ISA总线，各CPU之间具有双口 随机存取存储器RAM;其中，所述中心处理器CPU，用于通过ISA总线从外部板卡接收数据，并对交叉比较一致 的数据进行逻辑运算；所述双口 RAM，用于对各CPU接收到的数据以及各CPU的逻辑运算结果进行交叉比 较；所述ISA总线，用于交叉比较一致的各CPU的逻辑运算结果输出，并输出安全状态信号；所述外部同步时钟，用于推动输入输出各CPU的数据保持同步。优选的，每个CPU都集成有两路异步串口 UART，其中一路异步串口 UARTl作为调试 接口引出到面板上；另一路异步串口 UART2作为备用通道连接到后母板上。优选的，各CPU的UARTl通过光耦隔离并转变为RS232信号连接到面板插座，各 CPU的UART2直接连接到后母板上。优选的，各CPU之间还包括同步串行接口及输入/输出信号接口，其中，所述同步串行接口采用双工通信模式，用于传输同步握手信号及控制信号；所述输入/输出信号接口用于各CPU交换工作状态。优选的，各CPU还各自带有实时时钟。优选的，还包括通用输入/输出GPIO信号接口，用于与独立的通信接口单元上对应的CPU交换握 手信号。优选的，还包括CF驱动接口，用于对各CPU的程序和/或数据进行更新，各CPU共享一个CF驱动接口。优选的，还包括电源转换模块，用于将母板输入的电源转化为所述列控中心主处理设备所需的电源。优选的，每个CPU子系统单独用一个电源模块；列控中心主处理设备对外通信隔 离电源单独用一个电源模块。根据本技术提供的具体实施例，本技术公开了以下技术效果本技术提供的列控中心主处理设备采用并行总线式结构，因此，便于外部智 能控制板的接入，同时主处理设备采用外部同步时钟控制，可以实现各个板卡间的任务级 同步，提高设备的可靠性和安全性。其中，接入外部智能控制板的好处在于主处理器可以 仅对外部接收到的数据进行逻辑运算及交叉比较等最核心的工作，安全监视、通信接口等 功能可以由智能化的外部接口板来完成，因此，可以提高主处理器的处理性能，增加主处理 设备的处理能力富余。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例 中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的 一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据 这些附图获得其他的附图。图1是本技术实施例提供的列控中心主处理设备示意图；图2是本技术实施例的中心处理器结构示意图；图3是本技术实施例中异步串口接口示意图；图4是本技术实施例的中心处理器间通信示意图；图5是本技术实施例中GPIO连接示意图；图6是本技术实施例中CF卡驱动接口示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的 实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下 所获得的所有其他实施例，都属于本技术保护的范围。首先需要说明的是，为了保证系统的安全性和稳定性，铁路系统中通常采用取二 的安全冗余结构。其中，可以是二取二的安全冗余结构，也可以是三取二的冗余结构，甚至 是更高层次的冗余结构，具体可以由列控中心系统平台的安全级别和可靠级别决定。例如， 目前比较广泛应用的二乘二取二技术，其中二乘二侧重于系统的可用性和可靠性，二取二 侧重于系统的安全性。本技术实施例就是在此基础上对列控中心系统进行的改进，其 中，对所采用的冗余结构的层次并不限定，可以根据具体的安全性和可靠性需求或者结合 对设备的成本和尺寸要求而采用适合层次的冗余结构。现有技术中，列控中心的主处理设备(Main Processing Unit，MPU)是一种集中控 制板，在MPU上需要完成数据协议的转换、数据的逻辑运算、系统的安全监视、时序控制等 功能，因此使得MPU的性能相对较低，而且处理能力富余量较少，当发生应急事物时，可能 会造成处理速度慢等问题，影响系统的性能。因此，在本技术实施例中，提供了这样一种列控中心主处理设备至少两个 CPU (Central Processing Unit，中心处理器)子系统及一个外部同步时钟，各CPU子系统 具有各自的CPU及ISA(Industry StandardArchitecture,工业标准体系结构)总线，各 CPU之间具有双口 RAM(RandomAccess Memory，随机存取存储器)；其中，所述中心处理器 CPU，用于通过ISA总线从外部板卡接收数据，并通过处理器间的双口 RAM交叉比较数据，比 较一致后，各CPU分别对接收到的数据进行逻辑运算，对逻辑运算结果进行交叉比较，如果 一致，将各自的逻辑运算结果分别送到相应的ISA总线上输出，并输出安全状态信号；所述 ISA总线为并行总线；所述外部同步时钟，用于推动输入输出各CPU的数据保持同步。由于采用了并行总线式结构，因此，便于外部智能控制板的接入，同时主处理设备 采用外部同步时钟控制，可以实现各个板卡间的任务级同步，提高设备的可靠性和安全性。 其中，由于能够接入外部智能控制板，因此主处理器可以仅对外部接收到的数据进行逻辑 运算及交叉比较等最核心的工作，安全监视、数据协议转换等功能可以由智能化的外部接 口板来完成，因此，可以提高主处理器的处理性能，增加主处理设备的处理能力富余。其中，所述ISA总线为16位体系结构，支持16位的I/O设备，数据传输率大约是 8MB/S。为了更好地理解本技术实施例提供的技术方案，以下结合附图对本技术 实施例进行详细地介绍。参见图1，其为本技术实施例中一种列控中心主处理设备的结构示意图，在 本实施例中，采用了二取二的冗余结构，其中包括两个CPU子系统及一个外部同步时钟，各CPU子系统具有各自的CPU及ISA总线， 各CPU之间具有双口 RAM ;MPU板具有双CPU结构，通过外部同步时钟保持任务级的同步， CPU通过ISA总线从外部板卡接收到数据后，通过处理器间的双口 RAM交叉本文档来自技高网...

【技术保护点】
一种列控中心主处理设备，其特征在于，包括：至少两个中心处理器ＣＰＵ子系统及一个外部同步时钟，各ＣＰＵ子系统具有各自的ＣＰＵ及工业标准体系结构ＩＳＡ总线，各ＣＰＵ之间具有双口随机存取存储器ＲＡＭ；其中，所述中心处理器ＣＰＵ，用于通过ＩＳＡ总线从外部板卡接收数据，并对交叉比较一致的数据进行逻辑运算；所述双口ＲＡＭ，用于对各ＣＰＵ接收到的数据以及各ＣＰＵ的逻辑运算结果进行交叉比较；所述ＩＳＡ总线，用于交叉比较一致的各ＣＰＵ的逻辑运算结果输出，并输出安全状态信号；所述外部同步时钟，用于推动输入输出各ＣＰＵ的数据保持同步。

【技术特征摘要】
一种列控中心主处理设备，其特征在于，包括至少两个中心处理器CPU子系统及一个外部同步时钟，各CPU子系统具有各自的CPU及工业标准体系结构ISA总线，各CPU之间具有双口随机存取存储器RAM；其中，所述中心处理器CPU，用于通过ISA总线从外部板卡接收数据，并对交叉比较一致的数据进行逻辑运算；所述双口RAM，用于对各CPU接收到的数据以及各CPU的逻辑运算结果进行交叉比较；所述ISA总线，用于交叉比较一致的各CPU的逻辑运算结果输出，并输出安全状态信号；所述外部同步时钟，用于推动输入输出各CPU的数据保持同步。2.根据权利要求1所述的列控中心主处理设备，其特征在于，每个CPU都集成有两路异 步串口 UART，其中一路异步串口 UARTl作为调试接口引出到面板上；另一路异步串口 UART2 作为备用通道连接到后母板上。3.根据权利要求2所述的列控中心主处理设备，其特征在于，各CPU的UARTl通过光耦 隔离并转变为RS232信号连接到面板插座，各CPU的UART2直接连接到后母板上...

【专利技术属性】
技术研发人员：徐松，叶峰，何刚，漆联邦，杨光伦，谭晓光，孙可，孙永来，余学虎，王一民，侯石岩，
申请(专利权)人：北京全路通信信号研究设计院，北京新松佳和电子系统股份有限公司，
类型：实用新型
国别省市：11[中国|北京]