使用混合式辅助特征系统形成半导体器件的图案的方法技术方案

一种用于形成半导体器件的图案的方法包括在晶片的密集图案区域中设置要被转印的密集图案。在密集图案外的区域中插入用于限制密集图案的图案变形的第一虚设图案。在第一虚设图案内的区域中插入用于限制第一虚设图案的图案变形的第一辅助特征。在第一虚设图案外的区域中插入用于额外限制第一虚设图案的图案变形的第二辅助特征的阵列，以便设计要被转印至晶片上的图案布局。通过以曝光工艺转印图案布局至晶片上，形成第一虚设图案和密集图案的阵列。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，且更具体而言，涉及一种使用混合式辅 助特征系统形成图案的方法，以在衬底的图案密集区域与图案隔离区域之 间的边界区域上转印(transfer)精确图像。
技术介绍
实施微光刻工艺来将晶片上的半导体器件实现为电路图案。该微光刻 工艺包括设计在晶片上所要实现的图案的布局；以及形成光掩膜，其中 在透明掩膜衬底上将设计的图案布局实现为掩膜图案。通过使用光掩膜的 曝光工艺将掩膜图案转印至在晶片上所涂布的光刻胶层，由此形成符^i殳 计的图案布局的光掩膜。实施使用光刻胶图案做为刻蚀掩膜的选择性刻蚀 工艺，由此在晶片上实现符合i更计的图案布局的晶片图案或目标图案。当诸如DRAM器件或NAND闪存器件的半导体存储器器件的设计规 则减小时，需要可以在晶片上实现更细关^A寸的图案的工艺。用于曝光 这些细微图案的工艺裕度根据所要转印的图案的密度而在晶片的区域上 有所不同。例如，在图案之间具有相对大间隔距离的区域中，诸如离焦裕 度(defocus margin)的工艺裕度窗(process margin window)可能相对变 窄，导致诸如图案形状变形的图案转印失败。在邻接晶片本文档来自技高网...

【技术保护点】
一种用于形成半导体器件的图案的方法，所述方法包括：　设置要被转印的密集图案至晶片的密集图案区域中；　在所述密集图案外的区域中插入用于限制所述密集图案的图案变形的第一虚设图案；　在所述第一虚设图案内的区域中插入用于限制所述第 一虚设图案的图案变形的第一辅助特征；　在所述第一虚设图案外的区域中插入用于额外限制所述第一虚设图案的图案变形的第二辅助特征的阵列，以设计要被转印至所述晶片上的图案布局；以及　通过以曝光工艺转印所述图案布局至所述晶片上，形成所述第 一虚设图案和所述密集图案的阵列。

【技术特征摘要】
KR 2008-6-18 10-2008-00574071.一种用于形成半导体器件的图案的方法，所述方法包括设置要被转印的密集图案至晶片的密集图案区域中；在所述密集图案外的区域中插入用于限制所述密集图案的图案变形的第一虚设图案；在所述第一虚设图案内的区域中插入用于限制所述第一虚设图案的图案变形的第一辅助特征；在所述第一虚设图案外的区域中插入用于额外限制所述第一虚设图案的图案变形的第二辅助特征的阵列，以设计要被转印至所述晶片上的图案布局；以及通过以曝光工艺转印所述图案布局至所述晶片上，形成所述第一虚设图案和所述密集图案的阵列。2. 如权利要求1的方法，其中所述第一虚设图案具有比所述密集图案 的关M寸大的关鍵尺寸。3. 如权利要求1的方法，进一步包括插入具有等于所述密集图案的关键尺寸及形状的第二虚设图案的阵 列，其中所述第二虚设图案的阵列被插入在所述第一虚设图案与所述密集 图案之间。4. 如权利要求1的方法，其中当所述第一虚设图案被设置为固体图案时，所述第一辅助特征被设置 为间隔图案，以及当所述第 一虚设图案被设置为间隔图案时，所述第一辅助特征被设置 为固体图案。5. 如权利要求1的方法，其中所述第二辅助特征被插入为在与所述第 一虚设图案的方向垂直的方向延伸的条形图案。6.如权利要求5的方法，其中使用具有设置在所述条形图案的延伸方 向上的极的非对称曝光设备，实施以曝光工艺转印所述图案布局至所述晶 片上的步骤。7. 如权利要求5的方法，其中所述非对称曝光设备是具有设置在所述 条形图案的延伸方向上的两个极的偶极瀑光设备。8. 如权利要求1的方法，其中第二辅助特征包括在与所述第一虚设图案的方向垂直的方向延伸的第一条形图案，以及比所述第一条形图案延伸更长且具有设置成相邻于所述第一虛设图 案的间隔的端的第二条形图案。9. 如权利要求1的方法，其中所述第二辅助特征被插入为在与所述第 一虚设图案的方向平行的方向延伸的条形图案。10.—种用于形成半导体器件的图案的方法，所述方法包括在晶片的单元区域中设置用于设置有源区的单元图案；在所述单元图案外的区域中设置第一虚设图案，其中所述第一虚设图 案具有比所述单元图案大的关鍵尺寸...

【专利技术属性】
技术研发人员：李钿揆，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]