半导体制程制造技术

本发明专利技术揭示一种半导体制程。首先，提供一基底，基底上已形成一堆叠结构及位于堆叠结构上的罩幕层。然后，形成氧化物层在罩幕层及至少部份堆叠结构的表面。接着，在堆叠结构的侧壁形成第一间隙壁。之后，在第一间隙壁的侧壁形成第二间隙壁。继而，进行第一蚀刻制程，以移除罩幕层的表面的氧化物层。然后，进行第二蚀刻制程，以同时移除罩幕层及第二间隙壁。本发明专利技术的半导体制程，利用双层间隙壁保护堆叠结构，可以大幅提升元件的可靠性及效能。

【技术实现步骤摘要】

本专利技术是有关于一种半导体制程，且特别是有关于一种利用双层间隙壁保 护堆叠结构的半导体制程。
技术介绍
在0.13um或更小的半导体元件制程中，形成栅极结构的步骤如下。首先， 依序在基底上形成栅介电材料层、栅极材料层、栅极罩幕材料层及图案化光阻 层。栅极罩幕材料层的材料例如为氮氧化硅，其作为一介电抗反射涂布层 (dielectric anti-reflective coating layer; DARC layer)。然后，以图案化光阻层 为罩幕，蚀刻栅极罩幕材料层，以形成栅极罩幕层。接着，以栅极罩幕层为罩 幕，蚀刻栅极材料层及栅介电材料层，以形成栅极及栅介电层。之后，进行一 去光滑(deglaze)制程，以氢氟酸溶液去除栅极罩幕层上的杂质及原生氧化物 层(native oxide layer)。继而，以热磷酸溶液去除栅极罩幕层，完成栅极结构 的制作过程。然而，在去光滑的制程中，由于栅介电层对氢氟酸溶液的抗蚀刻性低，因 此氢氟酸溶液会侵蚀部份的栅介电层。另外，在去除栅极罩幕层的步骤中，由 于栅极如掺杂多晶硅层对热磷酸溶液的抗蚀刻性差，因此热磷酸溶液会侵蚀栅 极而导致栅极的线宽变窄。如此一来，元件的可靠度及效能均会下降。
技术实现思路
有鉴于此，本专利技术提供一种半导体制程，利用双层间隙壁保护堆叠结构， 可以大幅提升元件的可靠性及效能。本专利技术提供一种半导体制程。首先，提供一基底，基底上已形成一堆叠结 构及位于堆叠结构上的罩幕层。然后，形成氧化物层在罩幕层及至少部份堆叠 结构的表面。接着，在堆叠结构的侧壁形成第一间隙壁。之后，在第一间隙壁的侧壁形成第二间隙壁。继而，进行第一蚀刻制程，以移除罩幕层的表面的氧 化物层。然后，进行第二蚀刻制程，以同时移除罩幕层及第二间隙壁。在本专利技术的一实施例中，进行上述的第一蚀刻制程的步骤中，罩幕层的表 面的氧化物层的蚀刻速率大于第二间隙壁的蚀刻速率。在本专利技术的一实施例中，进行上述的第二蚀刻制程的步骤中，罩幕层及第 二间隙壁的蚀刻速率大于第一间隙壁的蚀刻速率。在本专利技术的一实施例中，上述的第一蚀刻制程的溶剂包括氢氟酸溶液，第 二蚀刻制程的溶剂包括磷酸溶液。在本专利技术的一实施例中，上述的第一间隙壁的材料例如是氧化硅。在本专利技术的一实施例中，上述的第二间隙壁的材料例如是氮化硅、碳化硅 或氮氧化硅。在本专利技术的一实施例中，上述的罩幕层及第二间隙壁的材料相同。 在本专利技术的一实施例中，上述的罩幕层的材料例如是氮化硅、碳化硅或氮 氧化硅。在本专利技术的一实施例中，上述的形成氧化物层的步骤例如是进行一快速热 氧化法。在本专利技术的一实施例中，上述的堆叠结构为一栅极结构。在本专利技术的一实施例中，上述的栅极结构包括依序形成在基底上的栅介电 层及栅极。在本专利技术的一实施例中，上述的栅极结构包括依序形成在基底上的穿隧介 电层、浮置栅极、栅间介电层及控制栅极。根据本专利技术的半导体制程，由于堆叠结构如栅极结构的侧壁有双层间隙壁 的保护，因此氢氟酸或磷酸溶液不会侵蚀栅极结构，可大幅提升元件的可靠性 及效能。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式作详细说明，其中图1A至图1E为根据本专利技术的一实施例所绘示的半导体制程的剖面示意5主要元件符号说明 100:基底 101:隔离结构102a、 102b:区域 104、 106:栅极结构 108:栅介电层 112:穿隧介电层 110、 114、 118:栅极 116:栅间介电层I20a、 120b-罩幕层122a、 122b、 124a、 124b:氧化物层126a、 126b:第一间隙壁128a、 128b:第二间隙壁具体实施例方式图IA至图IE为根据本专利技术的一实施例所绘示的半导体制程的剖面示意图。请参照图1A，提供一基底100，在基底IOO上已形成堆叠结构104、 106 及分别位于堆叠结构104、 106上的罩幕层120a、 120b。基底100例如是硅基 底。基底IOO具有以隔离结构101分隔开的区域102a及102b。在此实施例中， 例如是进行一嵌入式闪存(embedded flash; e-flash)的制程，其中区域102a 例如是进行周围区域的逻辑元件(logic)制程，而区域102b例如是进行中心 区域的存储器(memory)制程为例来说明的，但不用以限定本专利技术。区域102a的基底100上已形成一堆叠结构104及位于堆叠结构104上的 罩幕层120a。罩幕层120a的材料例如是氮化硅、碳化硅或氮氧化硅。堆叠结 构104例如为逻辑元件的栅极结构，其包括依序形成在基底IOO上的栅介电层 108及栅极110。栅介电层108例如为氧化硅层。栅极110例如为掺杂多晶硅层。形成栅介电层108及栅极110的方法包括化学气相沉积法。区域102b的基底100上已形成一堆叠结构106及位于堆叠结构106上的 罩幕层120b。罩幕层120b的材料和罩幕层120a的材料相同，例如是氮化硅、 碳化硅或氮氧化硅。堆叠结构106例如为存储器的栅极结构，其包括依序形成 在基底IOO上的穿隧介电层112、浮置栅极114、栅间介电层116及控制栅极 118。穿隧介电层112例如为氧化硅层。栅间介电层116例如为ONO (oxide-nitride-oxide)复合层。浮置栅极114与控制栅极118例如为掺杂多晶 硅层。形成穿隧介电层112、浮置栅极114、栅间介电层116及控制栅极118 的方法包括化学气相沉积法。然后，请参照图1B，在罩幕层120a、 120b及至少部份堆叠结构104、 106 的表面形成氧化物层。形成氧化物层的方法包括进行一快速热氧化(rapid thermal oxidation; RTO)制程。此快速热氧化制程为修补在形成堆叠结构104、 106时所造成的晶格破坏。上述的氧化物层依形成位置不同可分为氧化物层 122a、氧化物层122b、氧化物层124a及氧化物层124b。氧化物层122a形成在 罩幕层120a的侧壁及顶面。氧化物层122b形成在罩幕层120b的侧壁及顶面。 氧化物层124a形成在部份堆叠结构104的侧壁，详而言之，氧化物层124a形 成在栅极110的侧壁。氧化物层124b形成在部份堆叠结构106的侧壁，详而 言之，氧化物层124a形成在浮置栅极114与控制栅极118的侧壁。接着，请参照图1C，在堆叠结构104、106的侧壁分别形成第一间隙壁126a、 126b。第一间隙壁126a、 126b的材料例如是氧化硅。形成第一间隙壁126a、 126b的方法例如是先沉积一第一间隙壁材料层(未绘示)，之后进行非等向性 蚀刻法，移除部份的第一间隙壁材料层，以形成第一间隙壁126a、 126b。另外， 因为第一间隙壁材料层与氧化物层122a、 122b的材料例如均为氧化硅，因此在 移除部份的第一间隙壁材料层的步骤中，至少部份的氧化物层122a、 122b也会 同时被移除(未绘示)。之后，在第一间隙壁126a、 126b的侧壁分别形成第二间隙壁128a、 128b。 第二间隙壁128a、 128b的材料和罩幕层120a、 120b的材料相同，例如是氮化 硅、碳化硅或氮氧化硅。形成第二间隙壁128a、 128b的方法例如本文档来自技高网...

【技术保护点】
一种半导体制程，包括：　提供一基底，该基底上已形成一堆叠结构及位于该堆叠结构上的一罩幕层；　形成一氧化物层在该罩幕层及至少部份该堆叠结构的表面；　在该堆叠结构的侧壁形成一第一间隙壁；　在该第一间隙壁的侧壁形成一第二间隙壁；　进行一 第一蚀刻制程，以移除该罩幕层的表面的该氧化物层；以及　进行一第二蚀刻制程，以同时移除该罩幕层及该第二间隙壁。

【技术特征摘要】
US 2008-9-2 12/202,5481.一种半导体制程，包括提供一基底，该基底上已形成一堆叠结构及位于该堆叠结构上的一罩幕层；形成一氧化物层在该罩幕层及至少部份该堆叠结构的表面；在该堆叠结构的侧壁形成一第一间隙壁；在该第一间隙壁的侧壁形成一第二间隙壁；进行一第一蚀刻制程，以移除该罩幕层的表面的该氧化物层；以及进行一第二蚀刻制程，以同时移除该罩幕层及该第二间隙壁。2. 如权利要求l所述的半导体制程，其特征在于，进行该第一蚀刻制程的 步骤中，该罩幕层的表面的该氧化物层的蚀刻速率大于该第二间隙壁的蚀刻速 率。3. 如权利要求l所述的半导体制程，其特征在于，进行该第二蚀刻制程的 步骤中，该罩幕层及该第二间隙壁的蚀刻速率大于该第一间隙壁的蚀刻速率。4. 如权利要求1所述的半导体制程，其特征在于，该第一蚀刻制程的溶剂 包括氢氟酸溶液，该第二蚀刻制...

【专利技术属性】
技术研发人员：李秋德，
申请(专利权)人：和舰科技苏州有限公司，
类型：发明
国别省市：32[中国|江苏]