【技术实现步骤摘要】
【国外来华专利技术】
本公开总体涉及一种半导体器件。更具体地，涉及集成了静电放电(esd)保护组件和高电子迁移率晶体管(hemt)的半导体器件。
技术介绍
1、近年来，对高电子迁移率晶体管(hemts)的深入研究非常普遍，尤其是在大功率开关和高频应用方面。iii族氮化物基hemt利用具有不同带隙的两种材料之间的异质结界面，形成量子阱结构，该结构容纳了二维电子气(2deg)区，满足了高功率/频率器件的要求。除了hemt之外，具有异质结构的器件的例子还包括异质结双极晶体管(hbt)、异质结场效应晶体管(hfet)和调制掺杂fet(modfet)。
技术实现思路
1、根据本公开的一个方面，提供了一种半导体器件。该半导体器件包括硅基衬底、至少一个iii-v缓冲层、至少一个高电子迁移率晶体管(hemt)和第一导电焊盘。该硅基衬底包括相互邻接的至少一个p掺杂区和至少一个n掺杂区。所述至少一个iii-v缓冲层设置在硅基衬底的p掺杂区上。所述至少一个hemt设置在iii-v缓冲层上。第一导电焊盘设置在n掺杂区上方，并与n掺杂区接触。
2、根据本公开的一个方面，提供了一种制造半导体器件的方法。该方法包括以下步骤。在包括至少一个p掺杂区的硅基衬底上形成第一氮化物基半导体层。
3、在第一氮化物基半导体层上形成第二氮化物基半导体层。在第二氮化物基半导体层上方形成至少一个高电子迁移率晶体管(hemt)。在硅基衬底中形成至少一个n掺杂区。形成第一导电焊盘以与n掺杂区接触。
4、根据本公开的一个方
5、基于上述，在本公开中，hemt和esd保护组件由相同的硅基衬底形成，并且hemt电耦合到esd保护组件。由于硅基基板的制造方法具有高制作精度，因此hemt和esd保护组件可以小体积制造。此外，当出现esd情况时，在半导体器件的操作期间可以通过esd保护组件释放hemt中的静电积聚。因此，半导体器件可以具有良好的可靠性。
本文档来自技高网...【技术保护点】
1.一种半导体器件，包括：
2.根据前述权利要求中任一项所述的半导体器件，其中所述缓冲层与所述n掺杂区间隔开。
3.根据前述权利要求中任一项所述的半导体器件，还包括第二导电焊盘，所述第二导电焊盘设置在所述p掺杂区上方并与所述p掺杂区接触。
4.根据前述权利要求中任一项所述的半导体器件，其中，所述第二导电焊盘位于所述第一导电焊盘和所述III-V缓冲层之间。
5.根据前述权利要求中任一项所述的半导体器件，其中所述硅基衬底包括通过所述p掺杂区的一部分彼此间隔开的两个n掺杂区。
6.根据前述权利要求中任一项所述的半导体器件，还包括设置在所述硅基衬底上的第二导电焊盘，其中所述第一导电焊盘和所述第二导电焊盘位于不同的所述n掺杂区上。
7.根据前述权利要求中任一项所述的半导体器件，还包括第三导电焊盘，所述第三导电焊盘设置在所述硅基衬底上并且位于所述第一导电焊盘和所述第二导电焊盘之间。
8.根据前述权利要求中任一项所述的半导体器件，其中所述第三导电焊盘与所述p掺杂区的所述部分接触。
9.根据前述权利要
10.根据前述权利要求中任一项所述的半导体器件，还包括设置在所述III-V缓冲层的不同区段上的至少一个高电压HEMT和至少一个低电压HEMT。
11.根据前述权利要求中任一项所述的半导体器件，其中所述HEMT包括：
12.根据前述权利要求中任一项所述的半导体器件，其中所述HEMT包括：
13.根据前述权利要求中任一项所述的半导体器件，其中所述HEMT包括设置在所述第二氮化物基半导体层上的源极和漏极。
14.根据前述权利要求中任一项所述的半导体器件，还包括覆盖所述HEMT和所述第一导电焊盘的钝化层。
15.根据前述权利要求中任一项所述的半导体器件，进一步包括：
16.一种用于制造半导体器件的方法，包括：
17.根据前述权利要求中任一项所述的方法，进一步包括：
18.根据前述权利要求中任一项所述的方法，其中，所述n掺杂区形成在所述硅基衬底的暴露部分中。
19.根据前述权利要求中任一项所述的方法，进一步包括：在所述硅基衬底的所述暴露部分上形成第二导电焊盘。
20.根据前述权利要求中任一项所述的方法，其中所述第二导电焊盘位于所述第一导电焊盘和所述第一氮化物基半导体层之间。
21.一种半导体器件，包括：
22.根据前述权利要求中任一项所述的半导体器件，其中所述HEMT位于高于所述ESD保护组件的位置。
23.根据前述权利要求中任一项所述的半导体器件，其中所述HEMT的数量不同于所述ESD保护组件的数量。
24.根据前述权利要求中任一项所述的半导体器件，其中所述HEMT与所述ESD保护组件电耦合。
25.根据前述权利要求中任一项所述的半导体器件，其中所述ESD保护组件包括PN结。
...【技术特征摘要】
【国外来华专利技术】
1.一种半导体器件，包括：
2.根据前述权利要求中任一项所述的半导体器件，其中所述缓冲层与所述n掺杂区间隔开。
3.根据前述权利要求中任一项所述的半导体器件，还包括第二导电焊盘，所述第二导电焊盘设置在所述p掺杂区上方并与所述p掺杂区接触。
4.根据前述权利要求中任一项所述的半导体器件，其中，所述第二导电焊盘位于所述第一导电焊盘和所述iii-v缓冲层之间。
5.根据前述权利要求中任一项所述的半导体器件，其中所述硅基衬底包括通过所述p掺杂区的一部分彼此间隔开的两个n掺杂区。
6.根据前述权利要求中任一项所述的半导体器件，还包括设置在所述硅基衬底上的第二导电焊盘，其中所述第一导电焊盘和所述第二导电焊盘位于不同的所述n掺杂区上。
7.根据前述权利要求中任一项所述的半导体器件，还包括第三导电焊盘，所述第三导电焊盘设置在所述硅基衬底上并且位于所述第一导电焊盘和所述第二导电焊盘之间。
8.根据前述权利要求中任一项所述的半导体器件，其中所述第三导电焊盘与所述p掺杂区的所述部分接触。
9.根据前述权利要求中任一项所述的半导体器件，其中，所述iii-v缓冲层具有布置在所述硅基衬底的p掺杂区上的多个区段，以用作缓冲阵列。
10.根据前述权利要求中任一项所述的半导体器件，还包括设置在所述iii-v缓冲层的不同区段上的至少一个高电压hemt和至少一个低电压hemt。
11.根据前述权利要求中任一项所述的半导体器件，其中所述hemt包括...
【专利技术属性】
技术研发人员：孙驰，郝荣晖，黄敬源，
申请(专利权)人：英诺赛科苏州半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。