晶背的封装结构制造技术

本发明专利技术关于一种晶背的封装结构，所述包括一半导体基材以及一多层结构层，所述多层结构层设置于所述半导体基材的底部，且是由多晶硅层以及绝缘层（如二氧化硅层）所组合而成；通过本发明专利技术的多层结构，能够促进吸杂效果、有效防止自动掺杂，改善毛边现象，并节省工艺成本，且通过此种结构易于调整硅基板的弓形度（ｂｏｗ）及翘曲度（ｗａｒｐ）。

【技术实现步骤摘要】

本专利技术关于一种晶背的封装结构，尤其是一种能有效改善外延生长(印itaxial growth)时产生的自动掺杂(auto-doping)以及晶片毛边(silicon nodule)的问题，且能 节省成本的晶背(wafer backside)的封装结构。
技术介绍
—般半导体的工艺可包括以下步骤 1.单晶生长(crystal growth)，通常是以直拉法(CZ)生长无位错 (dislocations)缺陷的单晶硅棒材，单晶又分为P型单晶和N型单晶，P型单晶是掺杂IIIA 族元素(如硼)，而N型单晶是掺杂VA族元素(如磷、砷、或锑)； 2.切片(slicing)，是以切片机将上述单晶硅棒材切成片状的晶片，而切片的技 术会影响晶片的翘曲度； 3.圆边(或称倒角；edge profiling)，是将晶片的边缘磨圆，彻底消除晶片在后 续工艺中发生缺角(chi卯ing)破损的可能性； 4.研磨(lapping)，是将晶片的表面研磨成平坦状，以除去切片可能产生的表面 缺陷； 5.刻蚀(etching),由于晶片在经过切片和研磨后，其表面因加工应力会形成一 层损伤层，此刻蚀步骤则是利用混酸或碱刻蚀硅晶片以去除表面损伤层，使整片晶片维持 高品质的单晶特性； 6.晶背加工(backside treatment)，其目的包括(1)化学气相沉积 (Chemicalv即or deposition)产生 一 层多晶硅层(poly-silicon layer)或是用 机械方式产生一层损伤层(damaged layer);多晶硅层或损伤层通称为外质吸杂层 (extrinsicgettering layer)。主要功能在于吸收元件(device)制作过程中可能的金 属杂质(metallic contamination) ;(2)化学汽相沉积氧化膜以作背封，防止自动掺杂 (auto-doping) 5 7.抛光(polishing)，改善晶片表面粗糙度； 8.清洗(cleaning)，是以化学品的浸泡或喷洒等方法再以超纯水清洗晶片表面， 以去除微尘、脏污、有机物、金属等杂质； 9.各项检验，包括利用晶片检测显微镜、自动光学检测器等装置检验晶片的品 质； 10.包装(package)，最后将检验完成的晶片包装出货。 本专利技术适用于外延硅(Si)或锗(Ge)晶片，相关的应用广泛，例如，可用于制造功 率半导体元件晶片。为因应市场电子产品轻薄短小及省电的要求，对低消耗功率的要求也 越高。因此，为了降低功率半导体元件的导通电阻(Rdson)来减少功率损耗，便需要低电阻 率(即重掺杂)的晶片。 为要得到低电阻率的硅晶片，在单晶成长时需添加高浓度的掺杂物(dopant)于硅溶液中。但掺杂物会与硅溶液中的氧原子结合，而形成挥发性的氧化物气体，使得硅晶 片中含氧量降低，低含氧量的硅晶片比高含氧量的硅晶片不容易在之后的高温处理时产 生氧化硅的析出(precipitation)作用，而氧析出作用会在晶片内部产生氧化硅及其他 的缺陷而获得内质吸杂(intrinsic orinternal gettering)的效果。所以低电阻率的 硅晶片需要靠外质吸杂(extrinsic/external gettering)方式确保电子元件制造时的 成品率。外质吸杂主要有二大类，一为在晶片背面长一层封装结构，另一为用机械损伤 (Mechanicaldamage)。本专利是针对晶片背面结构作出改良。 现有的晶片背面结构包括直接形成于硅基材(晶片)底部的一多晶硅层，以及形 成于多晶硅层的上面的一层二氧化硅层，通过所述多晶硅层具有吸杂的功能，故可使得晶 片正表面的洁净区域增加，而所述二氧化硅层由于是无晶型态，掺质在二氧化硅层的扩散 率(diffusion rate)较低，因此能防止掺杂于晶片中的掺杂物自晶片向外扩散而产生自动 掺杂的现象。 在上述封装结构形成于晶背之后的加工步骤中，若二氧化硅层有孔隙(pinholes) 时，会使得长外延(印itaxial growth)时长出毛边(nodule)，因此尚需额外利用一边缘刻 蚀(edge etching)步骤，以在二氧化硅层、多晶硅层和晶片的边缘进行刻蚀，以去除晶片边 缘的氧化层，但多晶硅材料并不会因刻蚀而移除，所以在刻蚀后，二氧化硅层的半径会小于 多晶硅层的半径，而让部份多晶硅层曝露于外。然而，由于多晶硅层无法完全防止自动掺杂 的现象，所以晶片中的掺杂物会从多晶硅层扩散而出。 而且，若欲防止自动掺杂的现象，而让二氧化硅层经边缘刻蚀后的半径小于多晶 硅层的半径不到lmm，则虽然自动掺杂的现象会减缓，但毛边则无法完全去除。因此自动掺 杂与毛边去除程度形成两难的问题。 再请参看美国公开第2006/002981号专利技术专利案，其揭露一种解决上述两难问题 的封装结构，是在晶背先形成一二氧化硅层，再形成一多晶硅层，此即可利用二氧化硅层先 防止自动掺杂现象产生，再利用多晶硅层封住边缘二氧化硅层的孔隙(Pin holes)，藉此解 决两难的问题。 然而，若担心掺杂物自晶片中扩散而出，则必须增加所述二氧化硅层厚度，以完全 杜绝掺杂物渗出的疑虑，因此沉积二氧化硅层的工艺成本势必增加。
技术实现思路
本专利技术人有鉴于现有晶背的封装结构需要具有厚的二氧化硅层，故增加材料成 本，因此通过本身于材料科学的丰富知识以及不断的研究之后，终于专利技术出此晶背封装的 结构。 本专利技术的目的在于提供一种能有效改善自动掺杂(auto-doping)以及晶片毛边的问题，且能节省成本的晶背的封装结构。 为达上述目的，本专利技术晶背的封装结构包括 —半导体基材； —多层结构层，设置于所述半导体基材的底部，且是由至少一保护层以及至少一 绝缘层所组合而成。 其中所述保护层一般为多晶硅层；所述绝缘层可为二氧化硅层或氮化硅层等；以下均以二氧化硅层为例。 所述多晶硅层和二氧化硅层的厚度都为约100 20000 A，依实际需要而决定。 第一态样中，所述多层结构包括二层二氧化硅层以及设置于所述二层二氧化硅 层之间的一多晶硅层，即其中一二氧化硅层直接设置于半导体基材的底部，再设置一多晶 硅层于所述二氧化硅层异于半导体基材的一表面，再于所述多晶硅层设置另一二氧化硅 层，以得到所述多晶硅层设置于两层二氧化硅层之间的多层结构。由于设置有二层二氧化 硅层，因此各二氧化硅层的厚度无须太厚，故能节省制作成本，并可以将膜应力抵消以减 少翘曲度。此外，在设置第一层二氧化硅层之前，亦可于半导体基材底部先进行机械损伤 (Mechanical damage)(如美国第5， 066， 359号专利与中国台湾公开第200820332号专利技术专 利高吸杂能力及高平坦度的硅晶片及其制造方法)，以加强吸杂(gettering)能力。如 此态样所示，最外两层为多晶硅与二氧化硅层，此双层结构组(dual layer set)可视实际 需要重复生成多组(multi-set)，而最外一层仍为二氧化硅层。 在第二态样中，所述多层结构包括二层多晶硅层以及设置于所述这些多晶硅层之 间的二氧化硅层，即其中一多晶硅层直接设置于半导体基材的底部，再设置一二氧化硅层 于所述多晶硅层异于半导体基材的一表面，再于所述二氧化硅层设置另一多晶硅层，以得本文档来自技高网...

【技术保护点】
一种晶背的封装结构，其特征在于，所述晶背的封装结构包括：一半导体基材；一多层结构层，设置于所述半导体基材的底部，且是由至少一保护层以及至少一绝缘层所组合而成。

【技术特征摘要】
一种晶背的封装结构，其特征在于，所述晶背的封装结构包括一半导体基材；一多层结构层，设置于所述半导体基材的底部，且是由至少一保护层以及至少一绝缘层所组合而成。2. 如权利要求l所述的晶背的封装结构，其特征在于，所述保护层为多晶硅层；而所述 绝缘层为二氧化硅层或氮化硅层。3. 如权利要求l所述的晶背的封装结构，其特征在于，所述多层结构层包括形成于 所述半导体基材的一层二氧化硅层，以及设置于所述二氧化硅层的至少一双层结构组，所 述双层结构组包括设置于所述二氧化硅层上的多晶硅层以及设置于所述多晶硅层上的另 一二氧化硅层，以令整体封装结构的外层为二氧化硅层。4. 如权利要求3所述的晶背的封装结构，其特征在于，最外层的二氧化硅层的径向尺 寸小于所述多晶硅层。5. 如权利要求1所述的晶背的封装结构，其特征在于，所述多层结构层包括形成于所述半导体基...

【专利技术属性】
技术研发人员：吴俊泰，邱恒德，
申请(专利权)人：合晶科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]