可达成背面电性导通的半导体芯片封装结构及其制作方法技术

本发明专利技术公开了一种可达成背面电性导通的半导体芯片封装结构及其制作方法，所述封装结构包括：一封装单元、一半导体芯片、一基板单元、一第一绝缘单元、一第一导电单元、一第二导电单元及一第二绝缘单元；该半导体芯片具有多个导电焊垫；该第一绝缘单元具有一形成于该些导电焊垫之间的第一绝缘层；该第一导电单元具有多个第一导电层，并且每一个第一导电层的一端分别电性连接于该些导电焊垫；该第二导电单元具有多个第二导电层，并且该些第二导电层分别成形于该些第一导电层上；该第二绝缘单元成形于该些第一导电层彼此之间及该些第二导电层彼此之间。

【技术实现步骤摘要】

本专利技术涉及一种半导体芯片封装结构及其制作方法，尤指一种不需通过打线制程(wire-bonding process)即可达成电性连接的半导体芯片封装结构 (semiconductor chip pAckAge structure)及其制作方法。
技术介绍
请参阅图1所示，其为已知以打线制程(wire-bonding process)制作的发光 二极管封装结构的剖面示意图。由图中可知，已知的发光二极管封装结构包括 一基底结构1、多个设置于该基底结构1上端的发光二极管2、多条导线3、 及多个荧光胶体4。其中，每一个发光二极管2是以其出光表面20背向该基底结构1而设置 于该基底结构1上，并且每一个发光二极管2上端的正、负电极区域21、 22 是通过两条导线3以电性连接于该基底结构1的相对应的正、负电极区域11、 12。再者，每一个荧光胶体4是覆盖于该相对应的发光二极管2及两条导线3 上端，以保护该相对应的发光二极管2。然而，已知的打线制程除了增加制造程序及成本外，有时还必须担心因打 线而有电性接触不良的情况发生。再者，由于该两个导线3的一端皆设置于该 发光二极管2上端的正负电极区域21本文档来自技高网...

【技术保护点】
一种可达成背面电性导通的半导体芯片封装结构，其特征在于，包括：　一封装单元，其具有至少一中央容置槽；　至少一半导体芯片，其容置于该至少一中央容置槽内，并且该至少一半导体芯片的上表面具有多个导电焊垫；　一基板单元，其设置于该 封装单元的外围；　一第一绝缘单元，其具有至少一形成于该些导电焊垫之间的第一绝缘层，以使得该些导电焊垫彼此绝缘；　一第一导电单元，其具有多个第一导电层，并且每一个第一导电层的一端分别电性连接于该些导电焊垫；　一第二导电单元， 其具有多个第二导电层，并且该些第二导电层分别成形于该些第一导电层上；以及　一第二绝缘...

【技术特征摘要】
1、一种可达成背面电性导通的半导体芯片封装结构，其特征在于，包括一封装单元，其具有至少一中央容置槽；至少一半导体芯片，其容置于该至少一中央容置槽内，并且该至少一半导体芯片的上表面具有多个导电焊垫；一基板单元，其设置于该封装单元的外围；一第一绝缘单元，其具有至少一形成于该些导电焊垫之间的第一绝缘层，以使得该些导电焊垫彼此绝缘；一第一导电单元，其具有多个第一导电层，并且每一个第一导电层的一端分别电性连接于该些导电焊垫；一第二导电单元，其具有多个第二导电层，并且该些第二导电层分别成形于该些第一导电层上；以及一第二绝缘单元，其成形于该些第一导电层彼此之间及该些第二导电层彼此之间，以使得该些第一导电层彼此之间及该些第二导电层彼此之间产生电性隔绝。2、 如权利要求1所述的可达成背面电性导通的半导体芯片封装结构，其 特征在于，所述基板单元为 一 由导电材料所制成的导线架。3、 如权利要求1所述的可达成背面电性导通的半导体芯片封装结构，其 特征在于，所述基板单元为一电路板，并且该电路板的外侧具有多个用于导通 上下层的导电轨迹。4、 如权利要求1所述的可达成背面电性导通的半导体芯片封装结构，其 特征在于，该至少一半导体芯片为一集成电路芯片，所述封装单元为一不透光 材料，并且该些导电焊垫至少分成一电极焊垫组及一讯号焊垫组。5、 如权利要求1所述的可达成背面电性导通的半导体芯片封装结构，其 特征在于，所述该些分别电性连接于该些导电焊垫的第一导电层成形于所述封 装单元及所述基板单元上。6、 如权利要求1所述的可达成背面电性导通的半导体芯片封装结构，其 特征在于，所述第二绝缘单元的一部份覆盖于该些第二导电层上。7、 一种可达成背面电性导通的半导体芯片封装结构的制作方法，其特征在于，包括下列步骤提供至少两颗半导体芯片，其中每一颗半导体芯片具有多个导电焊垫；将一覆着性高分子材料黏贴于一具有至少两个穿孔的基板单元的下表面；将上述至少两颗半导体芯片容置于上述至少两个穿孔内并设置于该覆着性高分子材料上，其中该些导电焊垫是面向该覆着性高分子材料；将至少二个封装单元分別填充于上述至少两个穿孔内，以覆盖该覆着性高分子材料及上述至少两颗半导体芯片；将该封装单元反转并且移除该覆着性高分子材料，以使得该些导电焊垫外露并朝上；成形具有多个第一导电层的第一导电单元，并且每一个第一导电层的一端 分别电性连接于该些导电焊垫；成形具有多个第二导电层的第二导电单元，并且该些第二导电层分别成形 于该些第一导电层上；成形一绝缘单元于该些第一导电层彼此之间及该些第二导电层彼此之间， 以使得该些第 一导电层彼此之间及该些第二导电层彼此之间产生电性隔绝；以 及依序切割上述位于至少两颗半导体芯片之间的绝缘单元、第二导电单元、 第一导电单元及基板单元，以形成至少两颗单颗的半导体芯片封装结构。8、 如权利要求7所述的可达成背面电性导通的半导体芯片封装结构的制 作方法，其特征在于，所述基板单元为一由导电材料所制成的导线架。9、 如权利要求7所述的可达成背面电性导通的半导体芯片封装结构的制 作方法，其特征在于，所述基板单元为一电路板，并且该...

【专利技术属性】
技术研发人员：汪秉龙，萧松益，张云豪，陈政吉，
申请(专利权)人：宏齐科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]