时钟信号切换电路制造技术

本发明专利技术涉及一种时钟信号切换电路，包含一取样频率选择器、一同步切换控制器及一可控制频率输出选择器。该取样频率选择器接收一第一时钟信号（ＣＬＫ１）及一第二时钟信号（ＣＬＫ２），且依一频率选择信号的状态决定输出ＣＬＫ１及ＣＬＫ２之一。该同步切换控制器，接收来自该取样频率选择器的ＣＬＫ１及ＣＬＫ２之一，且根据该频率选择信号的状态及来自该取样频率选择器的ＣＬＫ１及ＣＬＫ２之一的有效缘的同步信号，而分别输出一频率选择控制信号（ＣＬＫＳＥＬ）及一频率输出控制信号（ＣＯＮＴＲＯＬ）。该可控制频率输出选择器，接收该ＣＬＫ１及该ＣＬＫ２及来自该同步切换控制器的ＣＬＫＳＥＬ，且依来自该同步切换控制器的ＣＯＮＴＲＯＬ的状态决定是否输出该ＣＬＫ１及ＣＬＫ２之一。

【技术实现步骤摘要】

本专利技术涉及一种时钟信号切换电路(clock signal switch circuit),特别地， 在此时钟信号切换电路中，依据至少接收的一第一时钟信号及一第二时钟信 号的正缘或负缘变化来决定该等时钟信号切换之一的时段点。
技术介绍
为人所熟知的，在现今的计算机系统中包含许多复杂的数字电路(digital circuit),而这些数字电路运作通常由某一固定的频率时钟信号(clock signal) 所控制。需了解的，由一石英振荡器(crystaloscillator)所产生的时钟信号是在 一高位准(high)及一低位准(low)状态之间进行振荡，且该时钟信号通常具有 50c/。的工作周期(duty cycle)并以方波(square wave)形式显示。该些数字电路， 如微处理器(microprocessor)亦由外部而来的时钟信号所驱动，以利内部运作 的定时(time)及同步(synchronization)的目的，其中同步是依照该时钟信号的正 缘(positive edge)、负缘(negative edge)甚或两者而被触发(trigger)的。以目前较复杂的计算机系统而论，皆提供多种不同的时钟信号，以个人 计算机而言，时钟信号的频率有8MHz、 12 MHz、 16 MHz、 20 MHz、 25 MHz、 30MHz、 33MHz等等。再者，在计算机系统中，通常需要将系统运作时所需的时钟信号从目前 的频率切换至另一频率。 一示例中，使用者正执行某绘图程序，却发现以目 前的时钟信号运作，程序执行太慢，使用者欲提高执行速度须将时钟信号由 低频率(如8MHz)转换至高频率(如30 MHz)。或另一示例中，当某一游戏程 序在高频率的运作下，使用者无法跟上游戏速度时，也必需将时钟信号转换 成低频率者，以便使用者可以在较慢的反应时段来进行游戏。而在该计算机系统中进行多个时钟信号切换时，已知的方法，如图1A 所示，该图为一种现有的切换时钟信号的电路，此电路是以一个2对1多任 务器(multiplexer，mux)10依据一控制信号16 (以二进制表示)所输入的状态来完成由石英振荡器此类型的时钟产生器产生的一第一时钟信号12与一第二 时钟信号14的相互切换，其中在软件程序或硬件产生的控制信号16控制之 下，将欲得的一时钟信号(CLOCKOUT)输出至一信号线18上，需提及的， 该2对1多任务器依据该控制信号16为二进制0时，选择输出该第二时 钟信号14;该控制信号16为二进制1时，选择输出该第一时钟信号12。承上，请一并参考图1A及图1B所示，其中，显示了二个时钟信号12 及14分别输入至2对1多任务器10的两输入端PO及Pl与在该信号线18 上所输出的输出时钟信号CLOCK OUT的时钟信号的切换波形图。在图IB 中，在时段T1期间，首先， 一控制信号16(处于高位准状态，二进制表示为 1)输入至该2对1多任务器的选择输入端PS，使得该第一时钟信号12 输出，随后，在时段T2期间，该控制信号16切换为二进制表示0(处于 低位准状态)，使得该第二时钟信号14输出在该信号线18上。虽然利用此2对1多任务器IO能达到两时钟信号切换的目的，但可惜的 是，该2对1多任务器IO为一种数字电路，其包含的电子组件如多个正反器 (flip对flop)，是由一脉波(pulse)所触发。假如该脉波短于一特定的最小的时 段时，则该脉波称之为闪动(glitch)噪声。 一般而言，闪动噪声通常造成微处 理器或其它电子组件发生误动作的情况，因而影想到计算机系统正常的运作 状态。因此，如能提出一种时钟信号切换电路系在切换该时钟信号的同时能解 决闪动噪声的问题应是重要的。
技术实现思路
本专利技术的目的在于提供一种时钟信号切换电路，主要由一取样频率选择 器、 一同步切换控制器及一可控制频率输出选择器所组成，在设计此些数字 电路时，只需较少的数字电路组件，大幅地减少制造成本，进而减低时钟信 号切换电路上的功率消耗。本专利技术的另一目在于提供一种时钟信号切换电路，针对现有技术中切换 电路所产生的闪动噪声的问题而提出一种时钟信号切换电路。为了达到上述目的，本专利技术提供一种时钟信号切换电路，其包含一取样 频率选择器、 一同步切换控制器及一可控制频率输出选择器。该取样频率选择器接收至少一第一时钟信号及一第二时钟信号，且根据一频率选择信号的 状态决定输出该第一时钟信号及该第二时钟信号的其中之一。该同步切换控 制器，接收来自该取样频率选择器的该第一时钟信号及该第二时钟信号的其 中之一，且根据该频率选择信号的状态及来自该取样频率选择器的第一时钟 信号及第二时钟信号之一的有效缘的同步信号，分别输出一频率选择控制信 号及一频率输出控制信号。该可控制频率输出选择器，接收该第一时钟信号 及该第二时钟信号及来自该同步切换控制器的频率选择控制信号，且根据来 自该同步切换控制器的频率输出控制信号的状态决定是否输出该第一时钟信 号及该第二时钟信号的其中之一。附图说明图1A为
技术介绍
中的时钟信号切换电路的示意图；图1B为根据
技术介绍
的时钟信号切换电路绘出的各信号波形图；图2A为本专利技术的时钟信号切换电路的电路图；图2B为根据图2A所绘出的本专利技术时钟信号切换电路的第一时钟信号 CLK1、第二时钟信号CLK2、频率选择信号So、频率选择控制信号CLKSEL 及频率输出控制信号CONTROL的波形图；图2C为根据图2B的时钟信号切换电路所绘出的该时钟切换的一种实现 电路；图3是本专利技术的另一时钟信号切换电路的电路图，其显示出当输入n个 不同频率的时钟信号至第一多任务器及第二多任务器时的情况。标号说明10: 2对1多任务器；12:第一时钟信号；14:第二时钟信号；16:控制信号；18:信号线；2: 时钟信号切换电路；20:取样频率选择器(第一 2对1多任务器)；21:同步切换控制器； 21 h脉冲缘侦测器； 212:第一运算逻辑单元； 22:可控制频率输出选择器； 221:第二2对1多任务器；以及 222:第二运算逻辑单元。具体实施方式为了更进一步说明本专利技术为达成预定目的所采取的技术、手段及功效， 请参阅以下有关本专利技术的详细说明与附图，相信对本专利技术的目的、特征与特 点，当可由此得到深入且具体的了解，然而所附的附图仅提供参考与说明作 用，并非用来对本专利技术加以限制。在许多复杂的集成电路中，使用一时钟信号是为了同步化此集成电路的 不同部分。特别地，在同步数字电路中， 一时钟信号通常作为一种用于协调(coordinate)两个或两个以上的电路的运作信号。再者，随着科技的进步，对于计算机系统上的芯片功能的需求日益增加， 使得这些集成电路在硬件的线路上变得更复杂，而施加在这些电路内的逻辑 运算单元的时钟信号由于闪动噪声的经常发生，其信号的正确性也随之不准确。有鉴于此，本专利技术提出一种时钟信号切换电路，可解决先前
技术介绍
中 的缺陷和不足。首先，先需了解的，以一个人计算机操作系统为例，在主机板上的微处 理器用以提供整个计算机系统运作的多个时钟信号，是由如石英振荡器此类 型的时钟产生器(clock genemtor)所产生。在本实施例中，由石英振荡器产生 如200MHz的第一时钟信号以及如2MHz的第本文档来自技高网...

【技术保护点】
一种时钟信号切换电路，其特征在于，包含：　一取样频率选择器，其接收至少一第一时钟信号及一第二时钟信号，且该取样频率选择器是根据一频率选择信号的状态以决定输出该第一时钟信号及该第二时钟信号的其中之一；　一同步切换控制器，其接收来自 该取样频率选择器的第一时钟信号及第二时钟信号的其中之一，且该同步切换控制器是根据该频率选择信号的状态及来自该取样频率选择器的第一时钟信号及第二时钟信号之一的有效缘的同步信号，而分别输出一频率选择控制信号及一频率输出控制信号；以及　一可 控制频率输出选择器，其接收该第一时钟信号及该第二时钟信号及来自该同步切换控制器的频率选择控制信号，且该可控制频率输出选择器是根据来自该同步切换控制器的频率输出控制信号的状态以决定是否输出该第一时钟信号及该第二时钟信号的其中之一。

【技术特征摘要】
1. 一种时钟信号切换电路，其特征在于，包含一取样频率选择器，其接收至少一第一时钟信号及一第二时钟信号，且该取样频率选择器是根据一频率选择信号的状态以决定输出该第一时钟信号及该第二时钟信号的其中之一；一同步切换控制器，其接收来自该取样频率选择器的第一时钟信号及第二时钟信号的其中之一，且该同步切换控制器是根据该频率选择信号的状态及来自该取样频率选择器的第一时钟信号及第二时钟信号之一的有效缘的同步信号，而分别输出一频率选择控制信号及一频率输出控制信号；以及一可控制频率输出选择器，其接收该第一时钟信号及该第二时钟信号及来自该同步切换控制器的频率选择控制信号，且该可控制频率输出选择器是根据来自该同步切换控制器的频率输出控制信号的状态以决定是否输出该第一时钟信号及该第二时钟信号的其中之一。2. 如权利要求1所述的时钟信号切换电路，其特征在于，所述的取样频率选 择器为一第一多任务器，或由多个逻辑门所组成。3. 如权利要求1所述的时钟信号切换电路，其特征在于，所述的频率选择信 号、频率选择控制信号及频率输出控制信号皆为二进制信号。4. 如权利要求1所述的时钟信号切换电路，其特征在于，所述的同步切换控 制器包含一脉冲缘侦测器以及一第一运算逻辑单元。5. 如权利要求4所述的时钟信号切换电路，其特征在于，所述的脉冲缘侦测 器是一正缘触发或一负缘触发RS型正反器，或者是一正缘触发或一负缘 触发D型正反器，或者是一正缘触发或一负缘触发JK型正反器，或者是 一正缘触发或一负缘触发T型正反器。6. 如权利要求4所述的时钟信号切换电路，其特征在于，所述的第一运算逻 辑单元是一XOR门，或者是一XNOR门，或者是一OR门，或者是一 AND门，或者是一 NAND门，或者是一 NOR门，或者是一 NOT门，或 者是一 MOS。7. 如权利要求4所述的时钟信号切换电路，其特征在于，所述的脉冲缘侦测 器依据频率选择信号的状态及来自该取样频率选择器的第一时钟信号及 第二时钟信号之一的有效缘的同步信号进行触发，产生频率选择控制信号。8. 如权利要求7所述的时钟信号切换电路，其特征在于，所述的第一运算逻 辑单元根据频率选择信号的状态及来自脉冲缘侦测器...

【专利技术属性】
技术研发人员：杨千柏，郑文平，
申请(专利权)人：盛群半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]