公开了一种嵌有ＰＣＭ部分的ＣＭＯＳ逻辑部分，该ＣＭＯＳ逻辑部分被凹进以栅结构高度，以提供ＣＭＯＳ逻辑部分与ＰＣＭ部分的平面度，所述栅结构高度与测量的栅氧化层和多晶硅栅的厚度一样。
【技术实现步骤摘要】
本专利技术的实施方式涉及存储器，更特别地涉及相变存储器(PCM)。
技术介绍
由于PCM具有较好的写速度、较小的单元尺寸以及更简单的电路，使得PCM成为用 于下一代的有前途的非易失性存储器技术。PCM是基于硫族材料的相位转变，该相位转变 可通过使用电流脉冲的电阻加热法被编程，该电流脉冲把存储器单元转变为高和低阻抗状 态。需要工序上的改进来改进互补金属氧化物半导体(CMOS)工序与PCM工序的制作兼容 性，该CMOS将存储设备嵌入组合逻辑设备。
技术实现思路
本专利技术提供了一种相变存储器(PCM)设备，该PCM设备包括用于存储器存储的阵 列部分，该阵列部分包括结设备；以及用于CMOS组合逻辑设备的电路部分，该电路部分在 制作中被凹进以提供与所述阵列部分基本一致的平面度。本专利技术还提供了一种设备，该设备包括耦合到相变存储器(PCM)中的相变材料 的选择器结设备；以及嵌有所述PCM的CMOS部件，该CMOS部件被凹进的高度基本与栅氧化 层和多晶硅栅的高度相匹配，以提供所述CMOS部件与所述PCM的平面度。本专利技术还提供了一种将CMOS逻辑部分嵌入相变存储器(PCM)部分的方法，该方法 包括在所述CMOS逻辑部分凹进核心处理器部件；使用氮化物层保护所述PCM部分不被氧 化；以及在所述相变存储器部分的表面之下以栅氧化层和多晶硅栅的组合厚度除去凹进氧 化。本专利技术又提供了一种无线通信设备，该无线通信设备包括接收调制信号的收发 机；具有存储器单元的相变存储器(PCM)部分，该存储器单元具有耦合到相变材料的选择 器双极结晶体管(BJT)设备；以及具有嵌有所述PCM部分的多处理器核的CMOS逻辑部分， 该CMOS逻辑部分耦合到所述收发机以接收所述调制信号，其中所述CMOS逻辑部分被凹进 以栅结构高度，以提供所述CMOS逻辑部分降低的表面与所述PCM部分的表面的平面度，所 述栅结构高度与测量的栅氧化层和多晶硅栅的厚度一样。附图说明被认为是本专利技术的主题被特别指出并在本说明书的结束部分清楚地要求保护。然 而，在阅读附图时通过下面的详细说明可以最好地理解本专利技术关于组织和操作方法，加之 其中的目标、特征和优势，其中图1说明了依照本专利技术的制作与CMOS逻辑在相同的高度水平上的相变存储器 (PCM)的工序流程步骤的无线体系结构；图2说明了与CMOS逻辑电路集成的PCM存储器阵列，使用了工序流程步骤以消除在制作CMOS晶体管和BJT选择器中存在的高度差异；图3说明了具有用于形成CMOS晶体管的电路部分以及用于形成BJT选择器的阵 列部分的硅片，其中阵列部分被保护层覆盖，以允许该电路部分可被凹进；图4显示了凹进高度“h”的电路部分；图5说明了可被用于隔离电路部分中逻辑的有源区域或阵列部分中的存储器单 元的氮化物硬掩模；图6显示了被从阵列部分移开的第二氮化物层；图7显示了被沉积在电路部分的场氧化层；图8显示了在电路部分和阵列部分上的氮化物硬掩模被去掉了 ；图9显示了 CMOS单元、CMOS栅氧化层以及CMOS多硅门层的形成；图10显示了 CMOS多硅门层从阵列部分上去掉了以及缓冲氧化物和氮化物硬掩模 沉积在电路部分和阵列部分之上；以及图11显示了存储器阵列部分的工序，以为双极结晶体管(BJT)选择器设备形成双 极结。可以理解的是，为了说明的简化和清楚，图中说明的元件不必按规定比例绘制。例 如，为了清楚起见，某些元件的尺寸相对于其它元件可能被夸大了。此外，在认为适当的地 方，参考数字被重复用于图形之间以指出相应的或类似的元件。具体实施例方式在下面的详细描述中，提出了众多详细资料以提供对于本专利技术的彻底理解。但是， 可被本领域的技术人员理解的是，没有这些详细资料也可以实践本专利技术。在其它实例中，众 所周知的方法、过程、成分和电路没有再详细描述，以免使本专利技术难以理解。示于图1中的实施方式显示了具有嵌入式相变存储器(PCM)的通信设备10，该设 备利用了依照本专利技术的制造步骤以控制CMOS电路和存储器阵列的相对高度。通信设备10 可以包括一个或多个天线结构14，以允许无线电与其它无线通信设备通信。同样地，通信 设备10可以如同蜂窝设备或运行在无线保真(Wi-Fi) ,WiMax和移动WiMax、宽带码分多址 (WCDMA)以及全球移动通信系统(GSM)网络等无线网络中的设备那样运行，尽管本专利技术不 限于运行在仅仅这些网络中。配置在与通信设备10相同平台上的无线电子系统提供与在 具有网络中其它设备的RF/位置空间中与不同频带通信的能力。本实施方式说明了将天线结构14耦合到收发机12上以提供调制/解调。通常， 模拟前端收发机12可以是单机射频(RF)离散或集成模拟电路，或者收发机12可以嵌入具 有一个或多个处理器核16和18的处理器。多核允许在核间分配处理工作量以及处理基带 功能和应用功能。数据和指令可以通过该处理器和系统存储器20中存储器存储之间的接 口传递。尽管该图说明了无线体系结构，应注意到本专利技术可被用于不包括无线通信的实施 方式。例如，系统存储器20可以包括易失性的和具有相变材料的非易失性存储器22。非易 失性存储器22也包括CMOS电路来控制存储器阵列和该存储器提供的任何其它功能的运行 模式。因此，非易失性存储器22也可以利用依照本专利技术的制造步骤来控制该CMOS电路部 分和具有相变材料的存储器阵列部分的相对高度。图2说明了在电路部分210中有CMOS晶体管和在存储器阵列部分212中有双极 结晶体管(BJT)的相变存储器。传统工序导致CMOS部分中的CMOS设备出现形成于底层的 顶面之上的栅结构，然而集成的BJT选择器具有形成于底层的该表面之下的发射极、基极 和集电极区域。因此，传统制作工序导致CMOS栅(gate)位于比阵列选择器更高的高度上。 该高度不一致可能给平面度带来严重约束，尤其对建立存储元件、接触件和互联网络所需 的深亚微米(sub-micron)技术。PCM单元包括周期表第六族元素的合金；例如Te或Se等元素被称为硫族化物或 硫族元素材料。硫族化物可方便地被用于相变存储单元来提供数据保留并保持稳定，即使 在非易失性存储器被去掉电源后。以相变材料Ge2Sb2Te5为例，两个相位被展示出具有有 益于存储器存储的截然不同的电特性，即非晶相(复位状态)显示出高阻抗和结晶相(设 置状态)显示出低阻抗。图3说明了硅片的剖视图，该硅片具有用于形成CMOS晶体管的电路部分210和结 合相变材料用于形成BJT选择器的阵列部分212。如图所示，阵列部分212被保护层214(例 如氮化物)所覆盖，然后电路部分210被凹进。氮化物掩膜覆盖存储器阵列未生长氧化物 的所选择的部分，并且是防氧化物的保护层。但是，在电路部分210上，被控制的氧化在硅 表面的所选择的部分上生长氧化物。作为实例，凹处可通过选择性的氧化而获得，其中适当 数量的二氧化硅216被生长在电路部分210上，然后被侵蚀掉。凹进的氧化隔离结构涉及 在凹进的氧化物隔离结构之下引进扩散区。替换凹进的电路部分210，各向异性的湿法蚀刻工序(例如四甲基铵氢氧化物 (TMAH))可被用作各向异性的蚀刻剂在电路部分210上使硅凹进。还有另一个可选的是干 法蚀刻，干法蚀刻使用光抗蚀(photo-resist)工序本文档来自技高网...
【技术保护点】
一种相变存储器设备，该相变存储器设备包括：用于存储器存储的阵列部分，该阵列部分包括结设备；以及用于互补金属氧化物半导体组合逻辑设备的电路部分，该电路部分在制作中被凹进以提供与所述阵列部分基本一致的平面度。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：M马里亚尼，L弗拉蒂，AR奥多里齐，M马吉斯特雷蒂，
申请(专利权)人：M马里亚尼，L弗拉蒂，AR奥多里齐，M马吉斯特雷蒂，
类型：发明
国别省市：IT[意大利]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。