一种半导体测试结构及其测试方法技术

本发明专利技术提供一种半导体测试结构及其测试方法，半导体测试结构的第一围墙结构绝缘围设在第二焊盘结构外侧，第二围墙结构绝缘围设在第三焊盘结构外侧，第二焊盘结构和第三焊盘结构通过电容电连接，第一焊盘结构和第一围墙结构电连接，第一围墙结构通过第一电阻与第三焊盘结构电连接，第二围墙结构和第四焊盘结构电连接，第二围墙结构通过第二电阻与第二焊盘结构电连接；TDDB测试时，第二焊盘结构和第三焊盘结构中一个接地一个施加电压，根据第一焊盘结构和第二焊盘结构之间的电阻，第三焊盘结构和第四焊盘结构之间的电阻确定IMD是否为正常击穿，以有效剔除因TDDB测试或封装原因导致半导体测试结构损伤样品，极大提高了IMD的TDDB测试准确性。

【技术实现步骤摘要】

本专利技术涉及半导体测试领域，特别涉及一种半导体测试结构及其测试方法。

技术介绍

1、在beol（后段制程）中，由于imd（inter-metaldielectric，简称层间介质层）受材质的限制，使得其韧性较差，尤其是先进半导体制程选择的金属材料铜与低k介质层（low-k）搭配时，在受到应力时极易产生损伤。因此，imd的特性为可靠性测试带来了一些困扰。

2、imd的tddb（time dependent dielectric breakdown，与时间相关电解质击穿）是针对imd的制程可靠性评估的一种常用项目。该项目可分为wlr（wafer levelreliability，晶圆级可靠性）测试和plr（封装级可靠性，package-level reliability）测试，如图1所示，测试结构的两端分别接到相应的焊盘（pad）上，并在高温下进行tddb测试。其中，wlr测试探针在高温长时间烘烤下会发生热涨，挤压imd并产生crack（裂纹），从而影响到测试结构；plr测试会先打线封装, 并将金线热压连接到焊盘上，在压力过大时容易挤压到imd并本文档来自技高网...

【技术保护点】

1.一种半导体测试结构，其特征在于，包括电容、第一电阻、第二电阻、第一焊盘结构、第二焊盘结构、第三焊盘结构、第四焊盘结构、第一围墙结构和第二围墙结构，所述第一围墙结构绝缘围设在所述第二焊盘结构的外侧，所述第二围墙结构绝缘围设在所述第三焊盘结构的外侧，所述第二焊盘结构和第三焊盘结构通过所述电容电连接，所述第一焊盘结构和第一围墙结构电连接，所述第一围墙结构通过所述第一电阻与所述第三焊盘结构电连接，所述第二围墙结构和第四焊盘结构电连接，且所述第二围墙结构通过所述第二电阻与所述第二焊盘结构电连接；

2.如权利要求1所述的半导体测试结构，其特征在于，所述第一围墙结构和第二焊盘结构之间的...

【技术特征摘要】

1.一种半导体测试结构，其特征在于，包括电容、第一电阻、第二电阻、第一焊盘结构、第二焊盘结构、第三焊盘结构、第四焊盘结构、第一围墙结构和第二围墙结构，所述第一围墙结构绝缘围设在所述第二焊盘结构的外侧，所述第二围墙结构绝缘围设在所述第三焊盘结构的外侧，所述第二焊盘结构和第三焊盘结构通过所述电容电连接，所述第一焊盘结构和第一围墙结构电连接，所述第一围墙结构通过所述第一电阻与所述第三焊盘结构电连接，所述第二围墙结构和第四焊盘结构电连接，且所述第二围墙结构通过所述第二电阻与所述第二焊盘结构电连接；

2.如权利要求1所述的半导体测试结构，其特征在于，所述第一围墙结构和第二焊盘结构之间的间距等于所述第二围墙结构和第三焊盘结构之间的间距，且所述间距为0.045μm~0.2μm。

3.如权利要求1所述的半导体测试结构，其特征在于，所述第一围墙结构和第二围墙结构均为具有两个缺口的环状结构，以在两个缺口处实现所述第二焊盘结构的电连接以及所述第三焊盘结构的电连接，且所述第一围墙结构和第二围墙结构分别在各自的缺口下方电连接。

4.如权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构用于对金属互连结构的水平向层间介质层的tddb测试时，所述第一焊盘结构、第二焊盘结构、第三焊盘结构和第四焊盘结构均包括由下至上依次设置的当层金属层和引出焊盘层，所有所述当层金属层同层设置，且所述当层金属层前嵌设在所述层间介...

【专利技术属性】
技术研发人员：黄彪子，宋佳华，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：