栅下具有横向扩散埋层的ＬＤＭＯＳ器件制造技术

本发明专利技术公开了一种栅下具有横向扩散埋层的ＬＤＭＯＳ器件，包括半导体本体以及半导体本体上的栅，所述半导体本体于栅的下方设有第一导电型掺杂沟道区，所述第一导电型掺杂沟道区的下方设有第一导电型横向扩散埋层。本发明专利技术在有效抑制ＬＤＭＯＳ器件中短沟道效应的前提下可以适当降低第一导电型掺杂沟道区注入掺杂离子的剂量，从而降低了器件的各个非线性电容，使得射频功率ＬＤＭＯＳ器件的性能得到了进一步改善。

【技术实现步骤摘要】

本专利技术涉及一种栅下具有横向扩散埋层的LDMOS器件
技术介绍
在射频功率LDMOS器件中，为了提高器件的输出功率、功率增益和线性度，要求在满足漏-源击穿电压BVdss的要求下，尽可能地抑制由器件的短沟道效应引起的器件阈值电压Vth和漏-源输出电流Ids随漏-源电压Vds的漂移，同时尽可能降低器件的各个非线性电容如栅-源电容Cgs、栅-漏电容Cgd和漏-源电容Cds。通常通过增加LDMOS器件栅下沟道区注入掺杂离子的剂量，并调节这一离子注入层的横向扩散条件来抑制器件的短沟道效应。但提高了的沟道区注入掺杂离子剂量却往往导致器件的各个非线性电容的增加。因此常用的抑制器件的短沟道效应的手段与降低器件的非线性电容的要求是相冲突的。
技术实现思路
本专利技术目的是提供一种栅下具有横向扩散埋层的LDMOS器件，在有效抑制短沟道效应的前提下可以适当降低沟道区注入掺杂离子的剂量，从而降低了器件的各个非线性电容，使得射频功率LDMOS器件的性能得到了进一步改善。本专利技术的技术方案是：一种栅下具有横向扩散埋层的LDMOS器件，包括半导体本体以及半导体本体上的栅，所述半导体本体于栅的下方设有第一导电型掺本文档来自技高网...

【技术保护点】
一种栅下具有横向扩散埋层的ＬＤＭＯＳ器件，包括半导体本体（１）以及半导体本体（１）上的栅（２），所述半导体本体（１）于栅（２）的下方设有第一导电型掺杂沟道区（３），其特征在于：所述第一导电型掺杂沟道区（３）的下方设有第一导电型横向扩散埋层（４）。

【技术特征摘要】
1.一种栅下具有横向扩散埋层的LDMOS器件，包括半导体本体(1)以及半导体本体(1)上的栅(2)，所述半导体本体(1)于栅(2)的下方设有第一导电型掺杂沟道区(3)，其特征在于：所述第一导电型掺杂沟道区(3)的下方设有第一导电型横向扩散埋层(4)。2.根据权利要求1所述的栅下具有横向扩散埋层的LDMOS器件，其特征在于：所述半导体本体(1)还包括第一导电型重掺杂衬底(5)、第一导电型重掺杂衬底(5)上的第一导电型外延层(6)，所述第一导电型掺杂沟道区(3)位于第一导电型外延层(6)上，所述第一导电型掺杂沟道区(3)的一侧邻接有第一导电型重掺杂源区(7)，所述第一导电型掺杂沟道区(3)和第一导电型重掺杂源区(7)内形成有与第一导...

【专利技术属性】
技术研发人员：陈强，马强，
申请(专利权)人：苏州远创达科技有限公司，远创达科技香港有限公司，远创达科技开曼有限公司，
类型：发明
国别省市：32[中国|江苏]