一种通用串行总线装置，用以接收来自链接伙伴的数据。电子实体单元接收来自于链接伙伴的数据并产生码元串。校正单元判断所接收的码元串中的每一码元是否为第一类型码元并计数接收的第一类型码元的数量，其中当计数的数量为奇数且下一个所接收的码元为第二类型码元时，将该下一个所接收的码元替换为第一类型码元。解码器将来自校正单元的码元解码成解码数据。解扰器根据一种子对上述解码数据进行解扰。当解码数据是对应于第二类型码元时，解扰器的线性反馈移位寄存器根据特定查表来更新种子。
【技术实现步骤摘要】
本专利技术是有关于一种通用串行总线装置，特别是有关于一种可校正跨越 码元的通用串行总线装置。
技术介绍
通用串行总线(Universal Serial Bus, USB)为连接外部设备的一种串行 总线标准，其可支持热插拔(Hot plug)和即插即用(Plug and Play)等功能。现今，USB 2.0规格可提供低速、全速以及高速传输，其可分别支持最 大1.5Mbps、 12Mbps及480Mbps的数据量。然而，随着复杂功能的增加，电 子产品需要更高速的USB传输速率，以便能更快速地从外部设备存取数椐并 执行相关的操作程序。因此，USB实施论坛(USB Implementers Fo函)制订了USB 3. 0的规格, 其可同时提供超高速(SuperSpeed)以及非超高速(即USB 2. O)的信息交换， 其中超高速传输可支持最大5G bps的数据量。
技术实现思路
本专利技术提供一种通用串行总线装置，具有第一工作时钟，用以接收来自 链接伙伴的数据。上述通用串行总线装置包括电子实体单元，经由缆线耦 接于上述链接伙伴，用以接收来自于上述链接伙伴的串行位数据，并产生对 应于上述串行位数据的码元串，其中上述码元串包括多个码元；校正单元， 耦接于上述电子实体单元，用以接收上述码元串、判断所接收的上述码元串 中的每一上述码元是否为第一类型码元以及计数接收的上述第一类型码元的 数量，其中当计数的数量为奇数且下一个所接收的上述码元为第二类型码元 时，将上述下一个所接收的上述码元替换为上述第一类型码元，其中上述第 一类型码元为跨越码元。再者，本专利技术提供一种校正方法，适用于具有第一工作时钟的通用串行 总线装置，其中上述校正方法包括接收来自链接伙伴的串行位数据，并产生对应于上述串行位数据的码元串，其中上述码元串包括多个码元。接收上述 码元串并判断上述码元串中的每一上述码元是否为第 一类型码元以及计数接 收的上述第一类型码元的数量，其中上述第一类型码元为跨越码元。当计数 的数量为奇数且下一个所接收的上述码元为第二类型码元时，将上述下一个 所接收的上述码元替换为上述第一类型码元。附图说明图1是显示两通用串行总线装置之间超高速数据传递的示意图； 图2是显示符合USB 3. O规格的一种数据封包；图3A是显示一数据表，其表示图1中链接伙伴10内所要传送的数据； 图3B是显示一数据表，其表示图1中链接伙伴20内所接收的数据； 图4A是分别显示一数据表，其表示图3B中第一跨越码元有误的情况； 图4B是分别显示一数据表，其表示图3B中第二跨越码元有误的情况； 图5是显示根据本专利技术一实施例所述的通用串行总线装置； 图6A是显示根据本专利技术一实施例所述的一数据表，其表示图5中链接伙伴40内所接收的数据；图6B-8B是显示根据本专利技术另一实施例所述的一数据表，其表示图5中链接伙伴40内所接收的数据；以及图9是显示根据本专利技术一实施例所述的一种校正方法。 [主要元件标号说明]10、 20、 40-链4妻伙伴；12~加扰器;14、 24-电子实体单元；22~解扰器；26~时钟差补偿单元；41 ~校正单元；210-数据封包标头；230 标头封包成框；610、 660 -^争越码元；710、 720、 760、 770、 810.11、 21 处理单元； 13~编码器；15、 25-线性反馈移位寄存器；23~解码器；30~缆线;200 数据封包；220 数据封包负载；232、 234、 236、 238 ~码元；860 跨越有序组；以及S园p、 Scorr、 S啦、Senc、 Sin、 Sscr、 TXData、 RXData 凄t据,具体实施例方式为让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下 实施例图1是显示两通用串行总线装置10、 20之间超高速(SuperSpeed)数据传 递的示意图。在图1中，通用串行总线(USB)装置IO经由缆线30传送数据给 通用串行总线20,其中通用串行总线装置10与通用串行总线装置20为链接 伙伴(link partner)。链接伙伴10包括处理单元11 、加扰器12、编码器13 以及电子实体单元14，其中加扰器12包括线性反馈移位寄存器(linear feedback shifter register) 15。首先，处理单元11提供要被传送的原始数 据TXData至加扰器12，其中数据TXData具有8位长度。接着，加扰器12 会根据线性反馈移位寄存器15所提供的种子(seed)对数据TXData进行加扰 以产生加扰数据S^。接着，编码器13会将加扰数据S^编码成数据S,并传 送至电子实体单元14。编码器13使用8位/10位(8b/10b)编码技术对数据 SscK进行编码，因此数据S^为具有10位长度的码元(symbol)。接着，电子实 体单元14将数据S,由并列转换为串行(parallel to serial),并经由缆线 30传送至链接伙伴20。电子实体单元14为一种输入输出界面(Input/Output Interface)单元，用以接收以及传送符合USB规格的差动对信号。参考图1，链接伙伴20包括处理单元21、解扰器、解码器23、时钟 差补偿单元26以及电子实体单元24，其中解扰器22包括线性反馈移位寄存 器2 5 。当链接伙伴20接收到来自链接伙伴10的串行位数据(或位数据流)时， 电子实体单元24会将连续接收的位数据由串行转换为并列，以形成具有多个 数据S^的码元串，其中每一数据S^为具有10位长度的码元。接着，时钟差 补偿单元26会根据链接伙伴20的第一工作时钟与链接伙伴10的第二工作时 钟之间的频率差来决定是否需执行一补偿程序，使得链接伙伴10的数据传送 速度以及链接伙伴20的数据接收速度能同步。当两工作时钟之间的频率差很 小时，时钟差补偿单元26会直接将数据SJ是供给解码器2 3而不执行补偿程 序，即数据S,会相同于数据Sw。因此，当数据传递过程中无失真发生时， 链接伙伴20所接收到的数据Sc。mp会相同于链接伙伴10内的数据SENC。接着， 解码器23会使用8位/10位解码技术将数据Scw解码为数据S。Eu同样地，当数据传递正确时，链接伙伴20所接收到的数据S啦会相同于链接伙伴10内的 数据SSCT。接着，解搅乱器22会根据线性反馈移位寄存器25所提供的种子对 数据S啦进行解扰以产生数据RXData至处理单元21，以供处理单元21进行 后续的应用。在图1中，为了能正确地还原出链接伙伴10所要传送的数据TXData， 链接伙伴10的加扰器12以及链接伙伴20的解扰器22所使用的种子必须同 步。线性反馈移位寄存器15以及线性反馈移位寄存器25会同时以一既定方 式(例如根据一特定查表(lookup table))来提供种子。因此，当同时对线性 反馈移位寄存器15以及线性反馈移位寄存器25设定初始值之后，则线性反 馈移位寄存器15以及线性反馈移位寄存器25的种子会同步变化，即线性反 馈移位寄存器15以及线性反馈移位寄存器25具有相同的种子。此外，在USB 3.0的规格中，可使用校准码元(COM)来对加扰器/解扰器的线性反馈移位寄 存器设本文档来自技高网...
【技术保护点】
一种通用串行总线装置，具有第一工作时钟，用以接收来自链接伙伴的数据，包括： 电子实体单元，经由缆线耦接于上述链接伙伴，用以接收来自于上述链接伙伴的串行位数据，并产生对应于上述串行位数据的码元串，其中上述码元串包括多个码元；以及 校正单元，耦接于上述电子实体单元，用以接收上述码元串、判断所接收的上述码元串中的每一上述码元是否为第一类型码元以及计数接收的上述第一类型码元的数量，其中当计数的数量为奇数且下一个所接收的上述码元为第二类型码元时，将上述下一个所接收的上述码元替换为上述第一类型码元，其中上述第一类型码元为跨越码元。
【技术特征摘要】
1.一种通用串行总线装置，具有第一工作时钟，用以接收来自链接伙伴的数据，包括电子实体单元，经由缆线耦接于上述链接伙伴，用以接收来自于上述链接伙伴的串行位数据，并产生对应于上述串行位数据的码元串，其中上述码元串包括多个码元；以及校正单元，耦接于上述电子实体单元，用以接收上述码元串、判断所接收的上述码元串中的每一上述码元是否为第一类型码元以及计数接收的上述第一类型码元的数量，其中当计数的数量为奇数且下一个所接收的上述码元为第二类型码元时，将上述下一个所接收的上述码元替换为上述第一类型码元，其中上述第一类型码元为跨越码元。2. 根据权利要求1所述的通用串行总线装置，还包括解码器，用以将来自上述校正单元的上述码元解码成解码数据；以及 解扰器，用以根据一种子对上述解码数据进行解扰，上述解扰器包括 线性反馈移位寄存器，用以提供上述种子，其中当上述解码数据是对应于上述第二类型码元时，上述线性反馈移位寄存器根据特定查表来更新上述种子。3. 根据权利要求2所述的通用串行总线装置，其中当上述解码数据是对 应于上述第一类型码元时，上述线性反馈移位寄存器停止更新上述种子。4. 根据权利要求2所述的通用串行总线装置，其中当上述解码数据是对 应于上述第二类型码元且上述第二类型码元为校准码元时，上述线性反馈移 位寄存器初始化上述种子，其中上述链接伙伴包括加扰器，以及上述链接伙 伴传送上述校准码元以同步上述加扰器的线性反馈移位寄存器以及上述解扰 器的上述线性反馈移位寄存器。5. 根据权利要求2所述的通用串行总线装置，还包括 时钟差补偿单元，耦接于上述校正单元以及上述解码器之间，用以调整上述第一类型码元的数量，以补偿上述第一工作时钟以及上述链接伙伴的第 二工作时钟之间的频率差，其中当上述第一工作时钟的频率大于上述第二工 作时钟的频率时，上述时钟差补偿单元通过增加上述第一类型码元的数量来 补偿上述频率差，以及当上述第一工作时钟的频率小于上述第二工作时钟的频率时，上述时钟差补偿单元通过减少上述第一类型码元的数量来补偿上述 频率差。6. ...
【专利技术属性】
技术研发人员：林佑隆，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。