具有自对准接触孔的表面沟道ＰＭＯＳ器件及制作方法技术

本发明专利技术公开了一种具有自对准接触孔的表面沟道ＰＭＯＳ器件制作方法，采用氮化硅栅覆盖层和氧化硅栅覆盖层代替单一的氮化硅栅覆盖层，作为自对准接触孔工艺所需要的多晶硅栅上的栅覆盖层。氧化硅栅覆盖层的厚度远大于氮化硅栅覆盖层的厚度。在ＰＭＯＳ晶体管的侧墙刻蚀后，利用有源区的反版光刻，保护场氧，然后采用湿法腐蚀掉多晶硅栅上的氧化硅栅覆盖层。这样，ＮＭＯＳ晶体管和ＰＭＯＳ晶体管的源漏离子注入都能穿过氮化硅栅覆盖层进入多晶硅栅，分别形成Ｎ型和Ｐ型多晶硅栅，使得表面沟道器件得以实现。本发明专利技术还公开了一种具有自对准接触孔的表面沟道ＰＭＯＳ器件。本发明专利技术能够在不影响现有自对准接触孔制作工艺的基础上制作表面沟道ＰＭＯＳ器件。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域，特别是涉及一种具有自对准接触孔的表面沟道 PMOS器件制作工艺方法。本专利技术还涉及一种具有自对准接触孔的表面沟道PMOS器件。
技术介绍
自对准接触孔是目前半导体集成电路制作工艺中经常采用的一种工艺措施。这是 因为自对准接触孔的面积小，可有效减小两个晶体管栅之间的距离，增大器件密度。但是在 采用自对准接触孔的制作工艺过程中，要求在多晶硅栅上覆盖一定厚度的氮化硅薄膜，用 来增加晶体管侧墙高度，隔离接自对准触孔和多晶硅栅。所述氮化硅薄膜使NMOS晶体管和 PMOS晶体管的源漏离子注入都无法进入多晶硅栅。所述多晶硅栅的掺杂只能通过在其淀积 后采用普通N型注入来实现。因此PMOS器件的多晶硅栅是N型，PMOS器件必须是埋沟器 件，否则其阈值电压太大。埋沟器件虽然具有载流子迁移率较高的优点，但是其最大的缺点 是必须有较高的阈值电压才能够拥有较低的漏电流。在现在的半导体集成电路制作工艺中 低阈值电压和低漏电流都是必须要达到的技术要求，特别是在一些低电压的应用中更是如 此。可以预测埋沟器件必须要被表面沟道器件所替代。
技术实现思路
本专利技术要解决的技术问题是提供一种具有自对准接触孔的表面沟道PMOS器件制 作工艺方法，能够在不影响现有自对准接触孔制作工艺的基础上制作表面沟道PMOS器件； 为此，本专利技术还要提供一种具有自对准接触孔的表面沟道PMOS器件。 为解决上述技术问题，本专利技术的具有自对准接触孔的表面沟道PMOS器件制作工 艺方法是采用如下技术方案实现的 在P型衬底上依次形成N阱和栅氧化层；在所述栅氧化层上淀积多晶硅栅层，形成 至少两个栅极；其中， 在所述多晶硅栅上依次淀积氮化硅栅覆盖层和氧化硅栅覆盖层，且使氧化硅栅覆 盖层的厚度大于氮化硅栅覆盖层的厚度； 刻蚀所述多晶硅栅层和两层栅覆盖层，形成所需要的形貌； 在所述栅氧化层的上表面淀积一层氮化硅，覆盖栅氧化层、多晶硅栅层和两层栅 覆盖层，对所述氮化硅层进行光刻及刻蚀，形成氮化硅侧墙； 利用有源区的反版光刻，保护场氧；采用湿法腐蚀去除氧化硅栅覆盖层，暴露出所 述的氮化硅栅覆盖层，形成侧墙高于栅极的结构； 进行PMOS晶体管的源漏硼离子注入与退火，分别形成源区和漏区；所述PMOS晶体 管的源漏硼离子注入穿过氮化硅栅覆盖层，进入多晶硅栅层，实现表面沟道的PMOS器件； 淀积层间介质膜； 进行PMOS晶体管栅极接触孔的刻蚀； 在两个栅极之间的层间介质膜上涂敷光刻胶，曝光显影形成自对准接触孔图案，通过刻蚀形成自对准接触孔。—种具有自对准接触孔的表面沟道PM0S器件，包括 — P型衬底，依次位于该P型衬底上的N阱和栅氧化层； 在所述栅氧化层上形成的至少两个栅极，位于栅极两侧的氮化硅侧墙；其中所 述氮化硅侧墙高于栅极；通过PM0S晶体管的源漏硼离子注入与退火分别形成的源区和漏 区，所述PMOS晶体管的源漏硼离子注入穿过氮化硅栅覆盖层，进入多晶硅栅层，形成表面 沟道PMOS器件；通过刻蚀形成的PMOS晶体管栅极接触孔以及位于两个栅极之间的自对准 接触孔。 采用本专利技术的方法制作表面沟道PMOS器件，作为自对准接触孔工艺所需的栅覆 盖层是由氮化硅加氧化硅两层栅覆盖层组成的；在完成PMOS晶体管的侧墙刻蚀后，去除 氧化硅栅覆盖层，使PMOS晶体管的源漏离子注入可以穿透较薄的氮化硅栅覆盖层，完成对 PMOS晶体管栅的P型掺杂，形成表面沟道的PMOS器件。在上述方法中由于PMOS晶体管侧 墙高度并未改变，不会影响自对准接触孔的形成。即使自对准接触孔偏移到PMOS晶体管栅 上，由于多晶硅栅上还保留氮化硅栅覆盖层，也能够保证自对准接触孔与多晶硅栅之间的 隔离，并且维持两者之间较高的击穿电压。附图说明 下面结合附图与具体实施方式对本专利技术作进一步详细的说明 图1是采用本专利技术的方法PMOS晶体管对在侧墙刻蚀后的结构示意图； 图2是采用本专利技术的方法PMOS晶体管对在侧墙刻蚀后去除氧化硅栅覆盖层的结构示意图； 图3是采用本专利技术的方法后PMOS晶体管对栅之间的自对准接触孔示意图； 图4是PMOS晶体管对栅之间的自对准接触孔偏移后的示意图； 图5是现有的埋沟PMOS晶体管对栅之间的自对准接触孔示意图； 图6是现有的埋沟PMOS晶体管对栅之间的自对准接触孔偏移后的示意图。具体实施例方式本专利技术的方法提出一种新的工艺流程，在含有自对准接触孔工艺平台中，制作表 面沟道的PMOS器件。 在本专利技术的方法中核心是采用由氮化硅栅覆盖层和氧化硅栅覆盖层组成的复合 薄膜代替常规的单一氮化硅栅覆盖层，作为自对准接触孔工艺所需要的多晶硅栅上的栅覆 盖层。氮化硅栅覆盖层和氧化硅栅覆盖层的总的厚度与采用常规的单一氮化硅栅覆盖层的 厚度相同。但是氧化硅栅覆盖层的厚度要远大于氮化硅栅覆盖层的厚度。在PMOS晶体管 的侧墙刻蚀后，利用有源区的反版光刻，保护场氧，然后采用湿法腐蚀掉多晶硅栅上的氧化 硅栅覆盖层，只留下较薄的氮化硅栅覆盖层。这样，NMOS晶体管和PMOS晶体管的源漏离子 注入都能穿过氮化硅栅覆盖层进入多晶硅栅，分别形成N型和P型多晶硅栅，使得表面沟道 器件得以实现。由于多晶硅栅上还保留氮化硅薄膜，而且晶体管侧墙与常规器件侧墙相同， 所以基本不影响自对准接触孔工艺步骤的实施。 下面具体说明本专利技术的方法实施过程。4 在实施本专利技术的方法之前通常有一步场氧隔离、LOCOS隔离或浅槽隔离(STI)工艺步骤，用于将硅片上的有源区彼此隔离。在此基础上，本专利技术还包括如下步骤 参见图1所示，在P型衬底上上进行N阱注入和PMOS阈值电压调整离子注入形成N阱。 在所述N阱上采用物理气相淀积或化学气相淀积的方法形成一层栅氧化层。 在所述栅氧化层上采用上面所述的任何一种方法或现有技术中任何一种方法淀 积多晶硅栅层(栅极)，形成至少两个栅极。 在所述多晶硅栅上依次淀积氮化硅栅覆盖层和氧化硅栅覆盖层， 采用由氮化硅栅覆盖层和氧化硅栅覆盖层组成的复合薄膜作为自对准接触孔工 艺所需要的多晶硅栅上的栅覆盖层。氧化硅栅覆盖层的厚度远大于氮化硅栅覆盖层的厚 度。具体的厚度为氮化硅栅覆盖层的厚度范围为200 A 350 A，氧化硅薄膜厚度范围为 1150 A 1300 A。 对所述多晶硅栅和栅覆盖层采用干法刻蚀，形成所需要的形貌。 在所述栅氧化层的上表面淀积一层氮化硅，覆盖栅氧化层、多晶硅栅层和栅覆盖层，对所述氮化硅层进行光刻及刻蚀，形成氮化硅侧墙。 再参见图2所示，在PMOS晶体管的侧墙刻蚀完成以后利用有源区的反版光刻，保 护场氧；采用湿法腐蚀去除位于氮化硅栅覆盖层上的氧化硅栅覆盖层，暴露出所述的氮化 硅栅覆盖层，只留下较薄的氮化硅栅覆盖层，形成侧墙高于栅极的结构。湿法腐蚀所采用的 液体为氢氟酸。 结合图3所示，刻蚀掉位于PM0S晶体管源漏区域上方的栅氧化层。在所述N阱内 进行PMOS晶体管的源漏硼离子注入与退火，分别形成源区和漏区。PMOS晶体管的源漏注入 穿过氮化硅栅覆盖层，进入多晶硅栅层，实现表面沟道的PMOS器件。PMOS晶体管源漏硼离 子注入在穿透氮化硅栅覆盖层后，进入栅极的硼离子浓度低于PMOS源漏区域的浓度，有利 于防止硼离子的外扩散而形成对沟道的掺杂。 淀积一层磷硅玻璃层间膜作为层间介质膜，磷硅玻本文档来自技高网...

【技术保护点】
一种具有自对准接触孔的表面沟道ＰＭＯＳ器件制作方法，包括如下步骤：在Ｐ型衬底上依次形成Ｎ阱和栅氧化层；在所述栅氧化层上淀积多晶硅栅层，形成至少两个栅极；其特征在于：还包括如下步骤：在所述多晶硅栅上依次淀积氮化硅栅覆盖层和氧化硅栅覆盖层，且使氧化硅栅覆盖层的厚度大于氮化硅栅覆盖层的厚度；刻蚀所述多晶硅栅层和两层栅覆盖层，形成所需要的形貌；在所述栅氧化层的上表面淀积一层氮化硅，覆盖栅氧化层、多晶硅栅层和两层栅覆盖层，对所述氮化硅层进行光刻及刻蚀，形成氮化硅侧墙；利用有源区的反版光刻，保护场氧；采用湿法腐蚀去除氧化硅栅覆盖层，暴露出所述的氮化硅栅覆盖层，形成侧墙高于栅极的结构；进行ＰＭＯＳ晶体管的源漏硼离子注入与退火，分别形成源区和漏区；所述ＰＭＯＳ晶体管的源漏硼离子注入穿过氮化硅栅覆盖层，进入多晶硅栅层，实现表面沟道的ＰＭＯＳ器件；淀积层间介质膜；进行ＰＭＯＳ晶体管栅极接触孔的刻蚀；在两个栅极之间的层间介质膜上涂敷光刻胶，曝光显影形成自对准接触孔图案，通过刻蚀形成自对准接触孔。

【技术特征摘要】

【专利技术属性】
技术研发人员：钱文生，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]