半导体结构及其制造方法技术

本发明专利技术提供了一种半导体结构及其制造方法，应用于半导体制造技术领域。在本发明专利技术中，通过在凹槽的下部空间露出部分屏蔽材料层后，先对该露出的屏蔽材料层进行进一步的回刻去除，以消除沿垂直方向突出的屏蔽栅材料层，之后再对其剩余的屏蔽栅材料层进行离子注入掺杂，达到了增加屏蔽栅材料层的掺杂区域范围，之后再对该凹槽内的膜层进行热氧化工艺，以形成栅间氧化层，且由于进行该热氧化工艺时，被热氧化层氧化物层的屏蔽栅材料层的顶面与位于其两侧的屏蔽栅介质层的顶面高度相差不多，因此，降低了后续氧化形成的作为栅间氧化层的氧化物占据后续形成的控制栅的体积，即降低后续形成的控制栅的阻值，亦即降低屏蔽栅凹槽型器件作为开关的开关损耗。

【技术实现步骤摘要】

本专利技术涉及半导体制造，尤其是一种半导体结构及其制造方法。

技术介绍

1、目前，呈上下结构关系的屏蔽栅极凹槽器件(sgt)的栅间氧化层ipo制作时，通常有两种方案，一种是在凹槽中形成屏蔽栅之后，利用沉积和刻蚀工艺，再在屏蔽栅的顶面上形成一层栅间氧化层ipo，此方案步骤繁复，工艺要求较高；而另一种方案是在凹槽中形成屏蔽栅多晶硅之后，通过回刻蚀凹槽侧壁上所沉积的屏蔽介质层的方式，将屏蔽栅多晶硅的顶部露出，然后再通过氧化该顶部露出的屏蔽栅多晶硅，以将该氧化后所得到二氧化硅作为栅间氧化层ipo，显然，相比与第一种方案，第二种方案工艺步骤相对简单且稳定。

2、但是，在目前的第二种方案中，由于其利用刻蚀工艺去除屏蔽栅多晶硅两侧的屏蔽介质层以暴露出预设高度的屏蔽栅多晶硅的过程中，其暴露出的屏蔽栅多晶硅的高度比位于其两侧刻蚀后剩余的屏蔽介质层的高度高太多，如图1所示，进而导致后续填充的多晶硅栅、栅间氧化层以及屏蔽栅组成的cgp较大，而cgp较大则造成栅极电荷qg和栅漏极之间qgs变大，并且，由于后续氧化厚形成的ipo占据的控制栅的体积也较大，即增大了屏蔽栅凹本文档来自技高网...

【技术保护点】

1.一种半导体结构的制造方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述凹槽的上部空间的侧壁上所剩余的屏蔽介质层的厚度和其去除前的厚度之间所呈的所述预设比例为：15％～30％。

3.如权利要求2所述的半导体结构的制造方法，其特征在于，所述凹槽的上部空间的侧壁上所剩余的屏蔽介质层的厚度范围为：

4.如权利要求1所述的半导体结构的制造方法，其特征在于，在沿垂直方向去除所述凹槽内所露出的位于其下部空间的中间区域的屏蔽栅材料层后，所述凹槽的下部空间的中间区域所剩余的屏蔽栅材料层的顶面与位于其两侧的屏蔽介质层在所述垂直方向上...

【技术特征摘要】

1.一种半导体结构的制造方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述凹槽的上部空间的侧壁上所剩余的屏蔽介质层的厚度和其去除前的厚度之间所呈的所述预设比例为：15％～30％。

3.如权利要求2所述的半导体结构的制造方法，其特征在于，所述凹槽的上部空间的侧壁上所剩余的屏蔽介质层的厚度范围为：

4.如权利要求1所述的半导体结构的制造方法，其特征在于，在沿垂直方向去除所述凹槽内所露出的位于其下部空间的中间区域的屏蔽栅材料层后，所述凹槽的下部空间的中间区域所剩余的屏蔽栅材料层的顶面与位于其两侧的屏蔽介质层在所述垂直方向上具有一预设高度差。

5.如权利要求1所述的半导...

【专利技术属性】
技术研发人员：孔庆路，周颖，李秀然，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：